超大規(guī)模集成電路串擾問題的研究.pdf_第1頁
已閱讀1頁,還剩69頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、隨著工藝尺寸的不斷下降以及工作頻率要求的顯著提高,專用集成電路(ASIC)和系統(tǒng)芯片(SoC)設(shè)計者遇到的最大的挑戰(zhàn)已成為確保信號的完整性。隨著IC的高速化、高集成化、高密度化和高性能化,芯片內(nèi)互連線之間的串擾已經(jīng)成為影響芯片性能的重要因素之一。 在本文中,首先對集成電路信號完整性問題中主要存在的串擾問題進行了原理分析,這包括產(chǎn)生串擾的原因,串擾的影響、分類以及對串擾的模型進行建模和估算;然后對VLSI物理設(shè)計中避免串擾的相關(guān)流

2、程和算法進行研究和分析,探討了對可能導(dǎo)致串擾的流程的改進方法;接著對目前各種布線器算法進行了仔細的分析和研究,并提出一種基于排序的通道布線避免串擾算法;下面以一個寬帶無線局域網(wǎng)(WLAN)通信SoC芯片的后端設(shè)計為例,對時序驅(qū)動物理設(shè)計的主要流程和優(yōu)化方法等作了較為詳盡的分析和研究,其中著重對芯片的串擾噪聲進行了優(yōu)化和修復(fù),討論了串擾分析過程中的主要問題及應(yīng)對策略,最后還應(yīng)用相關(guān)的EDA工具對串擾問題進行仿真、分析和優(yōu)化,并對各種工具中

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論