超大規(guī)模集成電路時(shí)鐘線網(wǎng)的布線及優(yōu)化算法研究.pdf

1、隨著集成電路工藝技術(shù)進(jìn)入超深亞微米階段，時(shí)鐘信號及時(shí)鐘線網(wǎng)分布成為了決定集成電路速度的關(guān)鍵因素之一，越來越引起相關(guān)研究者的關(guān)注。本文共分五章：第一章首先介紹了VLSI的設(shè)計(jì)流程以及各個(gè)設(shè)計(jì)階段的VLSI CAD技術(shù)，接著論述了時(shí)鐘布線的研究意義，最后提出了論文的組織和創(chuàng)新點(diǎn)。第二章詳細(xì)列舉了國內(nèi)外十多年來時(shí)鐘布線算法的研究進(jìn)展，包括抽象拓?fù)渖伤惴ê桶鎴D嵌入算法，簡單介紹了兩種優(yōu)化方法：緩沖器插入優(yōu)化和變線寬優(yōu)化。第三章對互連線延

2、時(shí)模型進(jìn)行研究，介紹了目前研究中常用的幾種延時(shí)模型。然后在樹形線網(wǎng)Elmore延時(shí)模型的基礎(chǔ)上，導(dǎo)出更為精確的樹形線網(wǎng)RLC延時(shí)模型，把樹形互連線轉(zhuǎn)化成單根互連線對樹形線網(wǎng)進(jìn)行時(shí)延分析。第四章提出了一種新的基于最大節(jié)點(diǎn)延時(shí)合并策略的非零偏差時(shí)鐘樹布線算法，它結(jié)合了時(shí)鐘節(jié)點(diǎn)延時(shí)和時(shí)鐘匯點(diǎn)位置，按照最大節(jié)點(diǎn)延時(shí)次序合并次序，使得時(shí)鐘樹連線長度變小。第五章討論了時(shí)鐘布線的兩種優(yōu)化方法之一的變線寬優(yōu)化。在離散線寬模型下，使用二次規(guī)劃來表述，