VLSI低功耗可測(cè)性設(shè)計(jì)技術(shù)研究.pdf

1、隨著半導(dǎo)體工藝尺寸的不斷縮小和芯片集成度的提高,VLSI電路的測(cè)試面臨著許多嚴(yán)峻的挑戰(zhàn),其中,測(cè)試功耗已經(jīng)成為VLSI電路生產(chǎn)測(cè)試中的關(guān)鍵性問(wèn)題。電路在測(cè)試中的功耗比功能模式下的功耗更高,過(guò)高的測(cè)試功耗高會(huì)導(dǎo)致芯片結(jié)構(gòu)損壞、可靠性下降、成品率降低和測(cè)試成本增加等問(wèn)題?？蓽y(cè)性設(shè)計(jì)技術(shù)是降低測(cè)試成本,提高測(cè)試質(zhì)量的有效手段,但是在對(duì)電路進(jìn)行可測(cè)性設(shè)計(jì)的過(guò)程中有可能會(huì)造成功耗問(wèn)題更加嚴(yán)重。針對(duì)采用可測(cè)性設(shè)計(jì)可能導(dǎo)致的功耗上升和成品率損失問(wèn)題,

2、本文在測(cè)試壓縮環(huán)境下,對(duì)低功耗測(cè)試體系結(jié)構(gòu)、協(xié)同降低測(cè)試功耗和提高測(cè)試壓縮率的方法展開了研究。包括如何降低移位功耗和捕獲功耗；如何在降低功耗的同時(shí)保證測(cè)試數(shù)據(jù)壓縮率不降低甚至有所提高；以及低功耗測(cè)試模式生成器設(shè)計(jì)等問(wèn)題。
　　 本文的主要工作和創(chuàng)新點(diǎn)如下:
　　 (1)提出了一種基于優(yōu)化編碼的低功耗LFSR重播種測(cè)試方案。LFSR重播種是一種有效的減少測(cè)試存儲(chǔ)量的技術(shù),但傳統(tǒng)方法存在著測(cè)試功耗過(guò)高的問(wèn)題,而且,當(dāng)測(cè)試集中

3、含有較多確定位時(shí),會(huì)出現(xiàn)編碼效率不高的情況。針對(duì)這些問(wèn)題本文提出了一種先通過(guò)編碼優(yōu)化測(cè)試集,再使用LFSR重播種的內(nèi)建自測(cè)試方案。在壓縮測(cè)試集的過(guò)程中,首先以降低測(cè)試功耗為目標(biāo),用少量確定位編碼測(cè)試集中的部分測(cè)試立方,來(lái)增強(qiáng)解碼后測(cè)試模式相鄰位之間的一致性；然后以提高壓縮率同時(shí)降低LFSR級(jí)數(shù)為目標(biāo),將測(cè)試立方編碼為確定位含量更少的分段相容碼(CBC),最后將以CBC編碼的測(cè)試立方集壓縮為L(zhǎng)FSR種子集。實(shí)驗(yàn)證明所提出的方案在不影響故障

4、覆蓋率的前提下大量降低了測(cè)試功耗,并且具有更高的測(cè)試數(shù)據(jù)壓縮率。
　　 (2)提出了一種LFSR重播種測(cè)試環(huán)境下協(xié)同降低移位功耗和捕獲功耗的測(cè)試方案。在LFSR重播種的測(cè)試數(shù)據(jù)壓縮環(huán)境中,同時(shí)以降低移位功耗和捕獲功耗為目標(biāo)進(jìn)行測(cè)試立方X填充,有可能會(huì)產(chǎn)生填充沖突,而且對(duì)測(cè)試立方X填充可能會(huì)導(dǎo)致的測(cè)試數(shù)據(jù)壓縮率降低甚至不能壓縮。針對(duì)這些問(wèn)題本文提出了一種在LFSR重播種測(cè)試環(huán)境下,交替進(jìn)行無(wú)關(guān)位填充和確定位X化的迭代過(guò)程,以及協(xié)同

5、降低移位和捕獲測(cè)試功耗并兼顧測(cè)試壓縮率的測(cè)試框架。實(shí)驗(yàn)證明該方案在不影響故障覆蓋率的前提下能夠同時(shí)降低移位功耗和捕獲功耗,并且具有良好的測(cè)試數(shù)據(jù)壓縮率。
　　 (3)設(shè)計(jì)了一種基于RAS結(jié)構(gòu)的低功耗測(cè)試模式生成器。針對(duì)串行的全掃描測(cè)試結(jié)構(gòu)所,引起的測(cè)試功耗高、測(cè)試數(shù)據(jù)量大和測(cè)試時(shí)間長(zhǎng)的問(wèn)題,設(shè)計(jì)了一種能夠用于隨機(jī)訪問(wèn)結(jié)構(gòu)中的低功耗測(cè)試模式生成器,即段固定計(jì)數(shù)器。其特點(diǎn)是:第一,在生成測(cè)試模式時(shí),可以保持指定的測(cè)試模式片段不變,以

6、提高有效測(cè)試模式生成效率；第二,新的測(cè)試模式通過(guò)直接修改掃描單元邏輯值獲得,而不需要經(jīng)過(guò)掃描移位的過(guò)程；第三,在載入測(cè)試模式時(shí),每個(gè)時(shí)鐘周期只有一個(gè)掃描觸發(fā)器發(fā)生跳變,因此電路節(jié)點(diǎn)的平均開關(guān)活動(dòng)很低。實(shí)驗(yàn)結(jié)果表明所提出的方案極大地降低了測(cè)試功耗,并且可以有效地減少測(cè)試數(shù)據(jù)量和測(cè)試應(yīng)用時(shí)間。
　　 (4)在對(duì)傳統(tǒng)折疊計(jì)數(shù)器改進(jìn)的基礎(chǔ)上,給出了一種嵌入式確定測(cè)試集的混合模式測(cè)試方案。為了進(jìn)一步減少基于隨機(jī)訪問(wèn)掃描結(jié)構(gòu)方案的測(cè)試數(shù)據(jù)量