FPGA低功耗設(shè)計(jì)相關(guān)技術(shù)研究.pdf

1、現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)作為一種可編程邏輯器件，在短短二十多年里已從電子設(shè)計(jì)的外圍器件逐漸演變?yōu)閿?shù)字系統(tǒng)的核心，被廣泛地應(yīng)用在原型驗(yàn)證、計(jì)算機(jī)硬件、工業(yè)控制、通信、汽車電子、航空航天等各個(gè)領(lǐng)域。隨著集成電路制造技術(shù)的不斷提高，F(xiàn)PGA器件的速度、規(guī)模和復(fù)雜程度不斷增加，F(xiàn)PGA的設(shè)計(jì)面臨著一系列新的難題，功耗問(wèn)題就是其中之一。
　　本文圍繞FPGA的功耗設(shè)計(jì)問(wèn)題展開(kāi)研

2、究，提出了一系列實(shí)用有效的低功耗設(shè)計(jì)技術(shù)和方法，主要研究?jī)?nèi)容涉及FPGA器件低功耗設(shè)計(jì)和FPGA應(yīng)用邏輯低功耗設(shè)計(jì)兩個(gè)方面，論文主要研究工作及創(chuàng)新性成果如下:
　　(1)在深入分析靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access Memory, SRAM)單元泄漏電流來(lái)源的基礎(chǔ)上，提出一種適合于FPGA的低功耗SRAM單元設(shè)計(jì)方法。該方法基于FPGA中SRAM單元在配置后存儲(chǔ)值多數(shù)為“0”這一特點(diǎn)，綜合應(yīng)用雙閾值電壓技

3、術(shù)和雙柵氧化層厚度技術(shù)降低SRAM單元存儲(chǔ)值為“0”時(shí)的泄漏功耗。其優(yōu)點(diǎn)是在不增加SRAM單元面積和整體延時(shí)的情況下，能改善靜態(tài)噪聲容限、降低靜態(tài)功耗。
　　(2)針對(duì)當(dāng)前FPGA中多路選擇器設(shè)計(jì)存在大量閑置晶體管這一現(xiàn)象，提出一種適合于FPGA的低功耗多路選擇器設(shè)計(jì)方法。該方法采用反向體偏置技術(shù)對(duì)多路選擇器中閑置晶體管的泄漏電流進(jìn)行優(yōu)化，在不影響電路性能的條件下降低多路選擇器的泄漏功耗。
　　(3)在分析FPGA不同狀態(tài)下

4、功耗來(lái)源的基礎(chǔ)上，結(jié)合雙電壓技術(shù)和電源門控技術(shù)各自的優(yōu)點(diǎn)，提出一種低功耗FPGA結(jié)構(gòu)設(shè)計(jì)方法。仿真結(jié)果表明，采用該結(jié)構(gòu)設(shè)計(jì)FPGA器件能有效的降低FPGA的動(dòng)態(tài)功耗和靜態(tài)功耗，尤其適合應(yīng)用于移動(dòng)、便攜式設(shè)備。
　　(4)在FPGA應(yīng)用設(shè)計(jì)方面，針對(duì)傳統(tǒng)寄存器堆設(shè)計(jì)方法占用較多布線資源和功耗高等缺點(diǎn)，提出一種基于塊RAM的低功耗寄存器堆設(shè)計(jì)方法。仿真結(jié)果表明，與傳統(tǒng)設(shè)計(jì)方法相比，該方法具有降低功耗、節(jié)約布線資源和易實(shí)現(xiàn)等優(yōu)點(diǎn)。