FPGA資源動態(tài)重構及低功耗研究.pdf

1、隨著可編程邏輯門陣列(FPGA，F(xiàn)ield Programmanle Gate Array)應用的不斷普及，便攜式設備和無線設備的涌現(xiàn)，過去對于FPGA主要關心的速度、單片容量、費用以及可靠性等，現(xiàn)在對于低功耗FPGA的需求，與速度、容量、費用等到了一樣的高度，成為FPGA設計者和使用者主要關心的問題之一。 功耗分析和優(yōu)化是FPGA低功耗分析的兩大主要問題。功耗分析主要關心如何準確估計設計過程中的能量消耗，確保設計不違反設計要求

2、的功耗指標，關于VLSI功耗估計方法和 EDA工具較多，本文是針對可編程邏輯而有所不同，本文主要研究FPGA的靜態(tài)重構和動態(tài)重構的功耗問題，以及FPGA布局布線的面積利用率提高而間接對功耗的影響。 本文的主要工作如下： 首先分析了CMOS電路功耗的組成和相應的功耗模型，總結(jié)了功耗估計的靜態(tài)方法和動態(tài)方法。 其次，分析了FPGA架構，動態(tài)可重構機理。利用傳統(tǒng)模擬退火算法對FPGA進行布線軌道分布的研究，利用布線軌道

3、在FPGA內(nèi)部的不同分布，考察對于FPGA實現(xiàn)邏輯占用面積的影響，來達到低功耗的目的。 第三，將先進的FPGA結(jié)構與高效的低功耗方法結(jié)合起來，經(jīng)過分析和實踐，建立電容模型，再成功利用統(tǒng)計方法，實現(xiàn)FPGA資源重構的低功耗估算方法。設計人員可以根據(jù)估計結(jié)果，修改設計。通過設計專門的利于降低功耗的電路模塊，以減小電路的功耗。 第四，通過對于FPGA資源動態(tài)重構的分析，修改對于靜態(tài)使用FPGA重構低功耗估算框架模型，提出一種適