SOC設(shè)計方法學(xué)與低功耗設(shè)計技術(shù)研究.pdf

1、隨著IC集成度和各種應(yīng)用對SOC技術(shù)要求的不斷提高，SOC設(shè)計面臨了新的一系列問題，如：設(shè)計方法學(xué)、低功耗、時序、可測試性、安全保密、信號完整性、驗證等，而這些問題之中，尤其以設(shè)計方法學(xué)和低功耗最為突出。傳統(tǒng)的IC設(shè)計方法已經(jīng)無法適應(yīng)新的SOC設(shè)計需求，IC設(shè)計者的設(shè)計能力嚴(yán)重滯后于芯片規(guī)模的增長速度，所以，對SOC設(shè)計方法學(xué)進(jìn)行研究并探討適應(yīng)SOC技術(shù)發(fā)展的新的SOC設(shè)計方法是十分必要的。另外，在便攜式和高性能SOC微處理器產(chǎn)品中，功

2、耗成為了其廣泛應(yīng)用及發(fā)展的制約因素，因此，解決功耗問題也是迫在眉睫。 為此，本文在參與SSX17芯片設(shè)計實踐的基礎(chǔ)上，通過對大量文獻(xiàn)的閱讀、分析和研究，結(jié)合理論研究和實際應(yīng)用，對SOC設(shè)計方法學(xué)和低功耗設(shè)計技術(shù)進(jìn)行了一定的探討和研究，給出了一些新的方法和改進(jìn)措施。 SOC設(shè)計方法學(xué)部分：對SOC設(shè)計方法學(xué)中的三個關(guān)鍵技術(shù)——軟硬件協(xié)同設(shè)計、IP核的設(shè)計與復(fù)用、以及超深亞微米集成電路設(shè)計進(jìn)行了探討，介紹了一種基于實時操作系

3、統(tǒng)的軟硬件協(xié)同驗證方法；針對IP核設(shè)計流程及評估方法上的不足，給出了一種改進(jìn)后IP核設(shè)計流程及評估方法；同時，提出了一些解決互連線延時和信號完整性問題的方法及措施。最后，本文通過對SOC設(shè)計方法的綜合分析和SSX17設(shè)計方法的實踐，探討了一種新的軟硬件協(xié)同設(shè)計方法，給出設(shè)計流程，并對流程中相關(guān)部分做了較為詳細(xì)的分析。 低功耗設(shè)計技術(shù)部分：在分析了產(chǎn)生SOC功耗的主要因素之后，從SOC硬件和軟件兩個方面對一些低功耗設(shè)計技術(shù)進(jìn)行了探

4、討。其中： 硬件方面：從SOC硬件設(shè)計的不同層次，分析了一些有效的低功耗設(shè)計技術(shù)，給出了相關(guān)技術(shù)的量化結(jié)論、設(shè)計實例和效果分析；探討了門控時鐘的一種EDA實現(xiàn)方法，詳細(xì)闡述了其具體的實現(xiàn)細(xì)節(jié)，并對其實現(xiàn)中存在的DFT問題、時序問題等進(jìn)行了詳細(xì)的討論。 軟件方面：從SOC軟件設(shè)計的不同層次，探討了一些低功耗設(shè)計技術(shù)，根據(jù)SOC芯片的層次化特征給出了一種層次化動態(tài)功耗管理策略及相應(yīng)的實現(xiàn)技術(shù)；同時，詳細(xì)討論了一種支持DVS的