SoC測試中數(shù)據(jù)壓縮與降低功耗方法研究.pdf

1、隨著系統(tǒng)集成度與加工技術(shù)的飛速發(fā)展，特別是系統(tǒng)芯片(System-on-a-chip，SoC)的出現(xiàn)，集成電路進(jìn)入了一個新的發(fā)展時期。SoC技術(shù)采用IP(IntegratedCircuit)核復(fù)用的設(shè)計方法，將整個系統(tǒng)映射到單個芯片上，既可以縮短開發(fā)周期，又可以減小產(chǎn)品體積，提高了系統(tǒng)整體性能，近年來得到了廣泛的關(guān)注。
　　 與SoC芯片高集成度和復(fù)雜度同時出現(xiàn)的，是其測試數(shù)據(jù)量、測試功耗也隨之增加?，F(xiàn)有的自動測試設(shè)備ATE在存

2、儲容量、測試通道數(shù)等方面滿足不了測試需求，這對SoC測試提出了嚴(yán)峻的挑戰(zhàn)，因而有必要對SoC測試資源進(jìn)行優(yōu)化，從而減少測試數(shù)據(jù)，降低測試功耗。
　　 本文從代碼的相關(guān)性、Huffman編碼的特點(diǎn)、掃描鏈的特點(diǎn)等方面入手，針對上述所提關(guān)鍵問題展開研究。
　　 首先，針對測試數(shù)據(jù)中無關(guān)位較多，可以對無關(guān)位根據(jù)需要進(jìn)行適當(dāng)賦值的特點(diǎn)，考慮無關(guān)位填充后代碼之間的相互關(guān)系，提出了兩種基于相容性和反向相容性的測試數(shù)據(jù)壓縮方案，第一種

3、方案針對具有相容性和連續(xù)位的數(shù)據(jù)塊進(jìn)行編碼，后一種方案則針對具有相容性和反向相容性的數(shù)據(jù)塊進(jìn)行編碼，實驗證明，二者均能很好的提高測試數(shù)據(jù)壓縮率;
　　 其次，針對Huffman編碼的特點(diǎn)，提出了一種基于互補(bǔ)對稱性的Huffman編碼方案，該方案屬于統(tǒng)計碼編碼方案的一種，不同于傳統(tǒng)的基于Huffman編碼的方案只對具有相容性的數(shù)據(jù)塊進(jìn)行編碼，該方案能同時對具有相容性和反向相容性的數(shù)據(jù)塊進(jìn)行編碼，實驗證明，該方案優(yōu)于同類基于Huff

4、man編碼的編碼方案;
　　 再次，在分析測試功耗產(chǎn)生原因的基礎(chǔ)上，提出了兩種低功耗測試方案。基于測試向量重排序的方案將測試功耗問題等效成旅行商(TSP)問題，考慮到蟻群算法容易陷入到局部最優(yōu)，將遺傳算法融入到蟻群算法中，以找到最優(yōu)的向量順序，進(jìn)而降低測試功耗;基于掃描鏈修改的方法利用對掃描鏈修改不影響電路邏輯功能的特點(diǎn)，對掃描鏈的結(jié)構(gòu)進(jìn)行修改，從而減少數(shù)據(jù)傳遞間的跳變次數(shù)，降低測試功耗;
　　 最后，提出了一種基于掃描