基于冪次劃分和分塊編碼的SoC測試數(shù)據(jù)壓縮方法的研究.pdf

1、隨著集成電路設(shè)計與制造工藝的不斷進(jìn)步以及單個芯片集成度的提高，特別是片上系統(tǒng)SoC（System-on-a-Chip）的出現(xiàn)，使得電路系統(tǒng)上所集成的IP（Intellectual Property Core）核越來越多，SoC系統(tǒng)的復(fù)雜度迅速上升，由此所造成的測試芯片所需要的測試數(shù)據(jù)量也在日益增加。然而由于傳統(tǒng)的自動測試儀ATE（automatic test equipment）的存儲量、工作頻率、傳輸帶寬的限制，造成SoC測試面臨如下

2、的問題：測試難度增大、測試時間過長、測試功耗過高、測試成本難以接受等。針對這個情況，測試數(shù)據(jù)壓縮方法提供了有效的解決方案，使得SoC測試數(shù)據(jù)量過大、測試時間、測試功耗等問題等到緩解。本文正是圍繞這些問題展開研究。
　　 本文先介紹了SoC測試的相關(guān)基礎(chǔ)知識，同時作了理論上的分析。針對于測試立方集中含有大量的連續(xù)數(shù)據(jù)塊，隨后給出了一種基于無關(guān)位動態(tài)賦值的冪次劃分測試數(shù)據(jù)壓縮方法。本方法的基本思想是：把測試數(shù)據(jù)按照2的冪次長度劃分為

3、四種類型，對分塊中的無關(guān)位進(jìn)行填充后，再依據(jù)一種碼表對每個分塊進(jìn)行編碼。此方法有效的利用測試集中大量的連續(xù)數(shù)據(jù)塊，并且解壓結(jié)構(gòu)簡單容易實現(xiàn)。與傳統(tǒng)的編碼壓縮方案相比，本方法能進(jìn)一步提高數(shù)據(jù)壓縮率。
　　 針對于傳統(tǒng)的線性反饋移位寄存器LFSR（Linear Feedback Shift Registers）
　　 重播種方法隨機(jī)的填充測試集中的無關(guān)位，從而造成測試向量中相鄰位間過多的跳變所引起的過高測試功耗這個問題，本文