基于相容性分析的測(cè)試數(shù)據(jù)壓縮方法研究.pdf

1、在集成電路的實(shí)現(xiàn)過程中，測(cè)試成為必不可少的一個(gè)環(huán)節(jié)。隨著集成電路(Integrated Circuit，IC)制造工藝的不斷進(jìn)步，單個(gè)芯片上能夠集成的知識(shí)產(chǎn)權(quán)(Intellectual Property，IP)核越來越多，從而使得測(cè)試單個(gè)芯片所需要的測(cè)試數(shù)據(jù)量也隨之激增，超出了測(cè)試設(shè)備性能所能允許的范圍，給自動(dòng)測(cè)試設(shè)備(Auto Test Equipment，ATE)的存儲(chǔ)容量、工作頻率以及帶寬等帶來了嚴(yán)峻的挑戰(zhàn)，并使得芯片的測(cè)試成本越

2、來越高。
　　目前測(cè)試數(shù)據(jù)壓縮技術(shù)是解決測(cè)試數(shù)據(jù)量問題的一種有效方法。本文在分析了多種有效的測(cè)試數(shù)據(jù)壓縮方案后，提出了兩種新的基于相容性分析的測(cè)試數(shù)據(jù)壓縮方案。其中主要內(nèi)容有：
　　首先，本文介紹了芯片測(cè)試和測(cè)試數(shù)據(jù)壓縮的基礎(chǔ)知識(shí)，以及芯片測(cè)試中遇到的問題，將測(cè)試數(shù)據(jù)壓縮分為基于編碼的方案、基于線性解壓的方案和基于掃描的方案三類，并著重分析和總結(jié)了經(jīng)典的測(cè)試數(shù)據(jù)壓縮方案。
　　接下來，通過對(duì)數(shù)據(jù)塊進(jìn)行相容性分析發(fā)現(xiàn)，大

3、多數(shù)數(shù)據(jù)塊之間的不相容只是由于其中極少部分的對(duì)應(yīng)位不相容導(dǎo)致的。針對(duì)這種情況，提出了一種基于跳變位相容的測(cè)試數(shù)據(jù)壓縮方法，將這些數(shù)據(jù)塊歸入同一組中，用同一個(gè)Selective Huffman碼字來表示，并用字典編碼來表示這些跳變位在數(shù)據(jù)塊中的位置，從而提高短碼字?jǐn)?shù)據(jù)塊的出現(xiàn)頻率，并減少不能采用碼字編碼的數(shù)據(jù)塊個(gè)數(shù)，進(jìn)而提高壓縮率。
　　最后，通過分析測(cè)試集特點(diǎn)，發(fā)現(xiàn)一種影響壓縮率的現(xiàn)象——抖動(dòng)現(xiàn)象，并借鑒計(jì)算機(jī)操作系統(tǒng)中虛擬存儲(chǔ)器