基于擴展相容性掃描樹的低測試響應數(shù)據(jù)量方法研究.pdf

1、全掃描測試是一種最有效和流行的可測性設計技術。它廣泛地應用在超大規(guī)模集成(VLSI)電路和片上系統(tǒng)(SOC)中。全掃描測試技術通過將時序電路中的寄存器單元改造成掃描單元，并將這些掃描單元組織成單個或多個掃描鏈。全掃描測試技術的測試應用時間依賴于掃描鏈的長度。全掃描測試技術將時序電路的測試產(chǎn)生問題轉化為組合電路的測試產(chǎn)生問題，降低了測試生成的復雜度，并提高了故障覆蓋率。但是，測試應用時間、測試數(shù)據(jù)量和測試功耗都大大增加。擴展相容性掃描樹技

2、術通過添加邏輯非和異或函數(shù)擴展掃描單元的相容性，并對相容掃描單元掃描移入相同的測試向量值，顯著地減少了測試應用時間，測試激勵數(shù)據(jù)量以及測試功耗，但測試響應數(shù)據(jù)量變大，而且布線復雜度增加。針對原始擴展相容性掃描樹技術中的缺點，本文提出了以下兩個改進方法。 首先，為了降低測試響應數(shù)據(jù)量和布線難度，本文提出了一種新的擴展相容性掃描樹結構。在此結構中，利用原始擴展相容性掃描樹掃描單元的分組結果，將掃描單元重新分組，并按分組的大小重新排序

3、，最后把掃描樹倒置。實驗結果表明：改進的擴展相容性掃描樹結構保持了原結構在降低測試應用時間、測試激勵數(shù)據(jù)量、平均測試功耗和面積開銷方面的優(yōu)勢，同時降低了測試響應數(shù)據(jù)量和布線復雜度。對于ISCAS'89基準電路，S38584的葉節(jié)點數(shù)降低了30.16％；其它幾個比較大的電路的布線復雜度平均降低了50.73％。 其次，為了進一步減少掃描樹測試結構需要的引腳數(shù)以及測試響應數(shù)據(jù)量，同時克服錯誤位擴散帶來的困難，本文在異或網(wǎng)絡的基礎上，設