基于擴(kuò)展相容性?huà)呙铇?shù)的響應(yīng)壓縮器設(shè)計(jì).pdf

1、隨著集成電路的集成度、規(guī)模以及復(fù)雜度呈現(xiàn)出幾何級(jí)數(shù)的增長(zhǎng)，測(cè)試所需的費(fèi)用越來(lái)越昂貴。這些都給電路測(cè)試帶來(lái)了極大難度，同時(shí)也出現(xiàn)了很多新的問(wèn)題。一些傳統(tǒng)的測(cè)試方法已經(jīng)不能滿(mǎn)足人們對(duì)系統(tǒng)可靠性的要求。要解決這些問(wèn)題，迫切需要采用一些新的測(cè)試?yán)碚摵图夹g(shù)。全掃描測(cè)試是一種最有效和流行的可測(cè)性設(shè)計(jì)技術(shù)。全掃描測(cè)試技術(shù)將時(shí)序電路的測(cè)試產(chǎn)生問(wèn)題轉(zhuǎn)化為組合電路的測(cè)試產(chǎn)生問(wèn)題，降低了測(cè)試生成的復(fù)雜度，并提高了故障覆蓋率。但是，測(cè)試應(yīng)用時(shí)間、測(cè)試數(shù)據(jù)量和測(cè)

2、試功耗都大大增加。 全掃描測(cè)試技術(shù)的測(cè)試應(yīng)用時(shí)間依賴(lài)于最長(zhǎng)的掃描鏈長(zhǎng)度。掃描樹(shù)技術(shù)被提出用來(lái)減少測(cè)試激勵(lì)數(shù)據(jù)量和測(cè)試應(yīng)用時(shí)間。該測(cè)試結(jié)構(gòu)降低了最長(zhǎng)的掃描鏈長(zhǎng)度（即掃描樹(shù)的層數(shù)或高度），從而降低了測(cè)試激勵(lì)數(shù)據(jù)量和測(cè)試應(yīng)用時(shí)間。擴(kuò)展相容性?huà)呙铇?shù)技術(shù)通過(guò)添加邏輯非和異或來(lái)擴(kuò)展掃描單元的相容性，進(jìn)一步降低了最長(zhǎng)掃描鏈的長(zhǎng)度，顯著地減少了測(cè)試應(yīng)用時(shí)間、測(cè)試激勵(lì)數(shù)據(jù)量以及測(cè)試功耗，但掃描輸出個(gè)數(shù)增加，測(cè)試響應(yīng)數(shù)據(jù)量變大。 針對(duì)擴(kuò)展相

3、容性?huà)呙铇?shù)技術(shù)中的缺點(diǎn)，本研究在異或網(wǎng)絡(luò)的基礎(chǔ)上，設(shè)計(jì)了一種適用于擴(kuò)展相容性?huà)呙铇?shù)結(jié)構(gòu)的測(cè)試響應(yīng)壓縮器。該壓縮器僅由異或網(wǎng)絡(luò)構(gòu)成。本設(shè)計(jì)利用了擴(kuò)展相容性的優(yōu)點(diǎn)以及被測(cè)電路的內(nèi)部信息，在不降低故障覆蓋率的情況下，有效地解決了錯(cuò)誤位擴(kuò)散帶來(lái)的問(wèn)題及用較低的硬件代價(jià)減少了掃描輸出的個(gè)數(shù)。 全掃描測(cè)試技術(shù)中，在進(jìn)行掃描移位時(shí)過(guò)多的跳變導(dǎo)致功耗比電路正常運(yùn)行狀態(tài)下高很多。因此，阻塞部分掃描鏈時(shí)鐘的技術(shù)被提出來(lái)以降低測(cè)試功耗。此技術(shù)中，在掃