SoC低功耗測(cè)試技術(shù)和溫度意識(shí)測(cè)試規(guī)劃研究.pdf

1、近年來(lái)，系統(tǒng)級(jí)芯片（System-on-Chip，SoC）已成為當(dāng)前研究和應(yīng)用的主流，隨著集成規(guī)模和復(fù)雜度的日益增大，使得其測(cè)試也面臨著巨大挑戰(zhàn)。SoC由于片上嵌入多個(gè)各種芯核，其有限的輸入/輸出端口資源，連同外部測(cè)試設(shè)備測(cè)試成本、數(shù)據(jù)通道有限等因素的限制，使得 SoC的測(cè)試復(fù)雜性和測(cè)試成本增加。內(nèi)建自測(cè)試（Built-in Self-Test，BIST）技術(shù)通過(guò)在芯核上集成的邏輯可實(shí)現(xiàn)對(duì)自身電路的檢測(cè)，是一種有效解決 SoC中嵌入式芯

2、核測(cè)試的方案。
　　測(cè)試期間電路產(chǎn)生的功耗相比正常工作模式時(shí)的功耗要高出幾倍，過(guò)高的測(cè)試功耗會(huì)對(duì)待測(cè)電路產(chǎn)生極大危害，甚至損壞。SoC測(cè)試功耗問(wèn)題已經(jīng)引起測(cè)試領(lǐng)域研究人員的極大關(guān)注，降低 SoC測(cè)試功耗可從芯核級(jí)和系統(tǒng)級(jí)兩個(gè)方面考慮。
　　本論文重點(diǎn)研究了芯核級(jí)BIST低功耗測(cè)試生成技術(shù)和SoC系統(tǒng)級(jí)溫度意識(shí)測(cè)試規(guī)劃問(wèn)題。主要工作包括：
　　(1)研究了低功耗單輸入變化（Single Input Changed，SIC

3、）測(cè)試序列種子選取算法。SIC測(cè)試序列是指連續(xù)輸入向量間只有一個(gè)位碼值發(fā)生變化，可有效降低 CUT內(nèi)部節(jié)點(diǎn)翻轉(zhuǎn)率。而 SIC作為低功耗測(cè)試序列，在 BIST向量生成技術(shù)中實(shí)現(xiàn)的關(guān)鍵就是 SIC序列種子選取，本論文首先在 SIC前期理論模型基礎(chǔ)上，進(jìn)一步提煉出SIC序列性質(zhì)，用以指導(dǎo) SIC序列種子選取算法設(shè)計(jì)。通常 SIC序列種子選取存在故障覆蓋率難以保證的問(wèn)題，本論文提出了兩種 SIC序列種子選取算法，是基于ATPG測(cè)試向量集提取SI

4、C種子向量，種子釋放所生成的SIC測(cè)試序列在降低待測(cè)電路功耗的同時(shí)，還可保證等同于ATPG工具的高測(cè)試故障覆蓋率。首先提出一種新的SIC序列，即序列位碼順序單輸入位變化（Sequential Single Input Change，SSIC）的測(cè)試序列，對(duì) SSIC序列特性進(jìn)行了深入細(xì)致的研究和總結(jié)，并將這些序列特性用于指導(dǎo) SSIC序列種子選取算法設(shè)計(jì)。用于產(chǎn)生 SSIC序列的向量發(fā)生器是基于簡(jiǎn)單移位寄存器結(jié)構(gòu)，硬件實(shí)現(xiàn)簡(jiǎn)單。另一種方

5、案是基于常用本原多項(xiàng)式 LFSR的SIC序列發(fā)生器結(jié)構(gòu)，SIC序列按照本原多項(xiàng)式LFSR所生成 M序列的次序進(jìn)行單輸入位跳變，LFSR初始值不同，同一SIC種子產(chǎn)生的SIC序列也不同，因而在選取SIC序列種子過(guò)程中協(xié)同考慮LFSR的初始值選取，起到進(jìn)一步優(yōu)化SIC序列種子數(shù)量的目的。
　　(2) CA作為內(nèi)建向量發(fā)生器在確定型BIST的應(yīng)用屬于CA反向綜合問(wèn)題，難點(diǎn)就是存在大量進(jìn)化特性違反，本論文對(duì)此定義了更適用于CA反向綜合的非

6、對(duì)稱鄰居模型，進(jìn)一步加強(qiáng)解決進(jìn)化特性違反的能力。通常確定性BIST測(cè)試生成技術(shù)是基于重播種技術(shù)，種子存儲(chǔ)需額外的硬件開(kāi)銷，種子釋放過(guò)程中產(chǎn)生大量冗余向量，導(dǎo)致測(cè)試時(shí)間及測(cè)試功耗增加。本論文提出了兩種基于CA的低功耗確定 TPG綜合算法，采用非對(duì)稱鄰居模型有效解決綜合過(guò)程中的進(jìn)化特性違反。兩種算法都是采用降低功耗預(yù)計(jì)算的ATPG向量集進(jìn)行反向綜合，所綜合出的CA結(jié)構(gòu)可生成給定低功耗測(cè)試集，并保持與ATPG工具相同的高的測(cè)試故障覆蓋率和短的

7、測(cè)試時(shí)間。算法一是采用鄰域擴(kuò)展與列交換相結(jié)合的技術(shù)，為使所綜合出的CA結(jié)構(gòu)具有最小硬件成本，采用模擬退火算法進(jìn)行優(yōu)化，并通過(guò)設(shè)定鄰域半徑閾值對(duì) CA單元間線拓?fù)溥M(jìn)行約束。算法二是根據(jù) CA中心細(xì)胞單元三鄰和非對(duì)稱三鄰變化規(guī)律，推導(dǎo)出最近鄰計(jì)算數(shù)學(xué)矩陣，通過(guò)計(jì)算尋找滿足進(jìn)化特性的最近的單元連接結(jié)構(gòu)，若當(dāng)前鄰域半徑無(wú)解，則鄰域半徑逐一遞增，計(jì)算新的三鄰互聯(lián)矩陣，直至找到滿足進(jìn)化特性的優(yōu)化連接結(jié)構(gòu)。在提高算法效率的同時(shí)，可有效降低 CA硬件成

8、本開(kāi)銷。所提出的基于CA的低功耗確定 TPG綜合算法，針對(duì)低功耗向量集進(jìn)行操作，不影響原有測(cè)試集低功耗特性和故障覆蓋率。采用所綜合出的基于CA的低功耗確定TPG，給定CA初始向量，即可產(chǎn)生預(yù)計(jì)算的低功耗測(cè)試向量集，并且不含有冗余測(cè)試向量，解決了重播種技術(shù)中冗余向量所引起的冗余時(shí)間與功耗問(wèn)題。
　　(3)針對(duì)系統(tǒng)級(jí)溫度意識(shí)測(cè)試規(guī)劃技術(shù)進(jìn)行了研究。SoC溫度意識(shí)測(cè)試規(guī)劃研究主要包含兩個(gè)方面，一個(gè)是規(guī)劃算法設(shè)計(jì)，另一個(gè)就是系統(tǒng)測(cè)試溫度評(píng)

9、估技術(shù)。溫度評(píng)估技術(shù)是溫度優(yōu)化測(cè)試規(guī)劃研究的前提和基礎(chǔ)。本文基于數(shù)值熱傳導(dǎo)理論設(shè)計(jì)溫度評(píng)估模型。根據(jù)芯核之間的空間分布，定義相鄰關(guān)系矩陣，可快速判斷出并行測(cè)試芯核之間的布局關(guān)系。利用該溫度評(píng)估模型計(jì)算相鄰并行測(cè)試芯核間由熱傳導(dǎo)行為產(chǎn)生的熱量變化，導(dǎo)入熱量與自身熱源之和即為所求芯核測(cè)試溫度，解決了反復(fù)調(diào)用熱仿真工具和常用熱 RC模型中熱導(dǎo)路徑需多次構(gòu)建引起的溫度評(píng)估過(guò)程繁瑣的問(wèn)題，本文溫度模型可以快速預(yù)測(cè)系統(tǒng)測(cè)試溫度。利用該溫度評(píng)估模型，