二維BIST技術(shù)及其低功耗測(cè)試生成的研究.pdf

1、隨著深亞微米工藝技術(shù)的發(fā)展,集成電路的工藝尺寸日益減小,數(shù)字電路的集成度與復(fù)雜度日益增加,集成電路的測(cè)試變得尤為困難,電路的可測(cè)性設(shè)計(jì)(Design For Test,DFT)成為解決測(cè)試問(wèn)題的主要手段,其中內(nèi)建自測(cè)試(Built-in Self Test,BIST)技術(shù)是解決大型復(fù)雜電路的有效方法,它通過(guò)在芯片內(nèi)部集成測(cè)試矢量生成模塊和響應(yīng)分析模塊,使得芯片的測(cè)試變得快速、高效,進(jìn)而成為 DFT的一種主要測(cè)試方法。在使用BIST過(guò)程中

2、,測(cè)試矢量故障覆蓋率、測(cè)試功耗、測(cè)試時(shí)間以及測(cè)試結(jié)構(gòu)的硬件開(kāi)銷(xiāo),成為當(dāng)今BIST技術(shù)的主要研究對(duì)象。
　　本文針對(duì)大規(guī)模組合電路測(cè)試,主要研究了BIST技術(shù)中二維線(xiàn)性反饋移位寄存器(Two-Dimension Linear Feedback Resister,2-D LFSR)的測(cè)試生成結(jié)構(gòu),并結(jié)合插入式的低功耗矢量生成方法,提出了一種可配置2-D LFSR的低功耗測(cè)試矢量生成結(jié)構(gòu)。該結(jié)構(gòu)通過(guò)配置 LFSR在各個(gè)位的反饋網(wǎng)絡(luò),就能

3、夠生成任意給定的確定性測(cè)試矢量,在配置反饋網(wǎng)絡(luò)時(shí),利用矩陣?yán)碚?分別提出了矢量的劃分算法和尋找最優(yōu)通解的搜索算法,這樣就能用較小的硬件開(kāi)銷(xiāo),獲得具備較高故障覆蓋率的測(cè)試矢量。在對(duì)確定性測(cè)試矢量進(jìn)行低功耗設(shè)計(jì)過(guò)程中,利用環(huán)形移位寄存器,逐位的比較確定性測(cè)試矢量對(duì)間的差異,并在其中插入了若干單跳變位的測(cè)試矢量,以降低系統(tǒng)的各類(lèi)功耗。在 BIST系統(tǒng)響應(yīng)分析模塊的設(shè)計(jì)中,選用了16位并行輸入特征分析器將測(cè)試響應(yīng)數(shù)據(jù)壓縮為特征,以保證診斷效率。