SOC中的低功耗設(shè)計方法.pdf_第1頁
已閱讀1頁，還剩30頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著設(shè)計技術(shù)和工藝水平的提高，設(shè)計工程師面臨的問題不僅僅是速度，面積上的要求，功耗也是他們需要考慮的一大要點。 在深亞微米級的設(shè)計中，動態(tài)功耗占絕大部分，通過降低電壓，提高工藝可以很大幅度地降低芯片功耗。 隨著電壓的降低，閾值電壓也會相應(yīng)地減少。到了納米級的設(shè)計中，閾值電壓的降低使漏電流增大，漏電流／靜念功耗所占的比重越來越大。提高域值電壓，可以降低漏電流功耗，但是對應(yīng)的邏輯門速度將會減慢。 在設(shè)計中采用多域值電

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論