Encounter中基于CPF的低功耗嵌入式SoC設(shè)計(jì).pdf

1、低功耗已經(jīng)成了當(dāng)前嵌入式SoC設(shè)計(jì)最重要的課題之一。隨著無線設(shè)備和便攜式電子消費(fèi)品快速增長,低功耗的嵌入式SoC設(shè)計(jì)也顯得越來越重要。在現(xiàn)實(shí)的設(shè)計(jì)中,低功耗設(shè)計(jì)并不簡單。在開發(fā)設(shè)計(jì)的過程中,從器件、電路層到系統(tǒng)、構(gòu)架層,很多技術(shù)和技巧被開發(fā)出來應(yīng)用于實(shí)際的設(shè)計(jì)當(dāng)中。
　　 隨著CMOS制造工藝的發(fā)展,類似怎樣減少漏電,怎樣為高耗電IC設(shè)計(jì)有效地封裝和冷卻系統(tǒng),以及怎樣盡早驗(yàn)證斷電序列等挑戰(zhàn)必將越來越嚴(yán)峻。對(duì)如今的便攜式消費(fèi)電子產(chǎn)

2、品而言,功耗控制和驗(yàn)證與芯片面積大小和時(shí)序分析一樣重要。
　　 由于歷史原因,電源優(yōu)化和實(shí)現(xiàn)技巧的改進(jìn)都集中在在物理實(shí)現(xiàn)階段。一些高級(jí)的電源管理技巧如帶電壓開關(guān)的多電壓域只能在物理實(shí)現(xiàn)階段應(yīng)用。這些高級(jí)電源管理技巧極大地改變了設(shè)計(jì)思想,但是沒有任何設(shè)計(jì)意圖能夠在RTL階段就予以體現(xiàn),這個(gè)限制在RTL-GDSII流程里面是一個(gè)大漏洞。因?yàn)樽畛醯腞TL已經(jīng)不能作為不變的標(biāo)準(zhǔn)用在最后的驗(yàn)證當(dāng)中。
　　 CPF(CommonPo