高性能低功耗嵌入式CPU中整數(shù)單元的設(shè)計研究.pdf

1、研究課題就是C-CORE中整數(shù)單元的設(shè)計研究,為了實現(xiàn)C-CORE的總體目標(biāo),優(yōu)化整數(shù)單元的邏輯設(shè)計,探索和實現(xiàn)提高處理器的CPI和降低整數(shù)單元的功耗的技術(shù)是這次研究課題的主要目標(biāo).為了順利完成從M-CORE到C-CORE的技術(shù)轉(zhuǎn)化和性能改進(jìn),作者仔細(xì)閱讀了M-CORE的用戶手冊,深入分析它的指令集,然后勾畫整數(shù)單元的結(jié)構(gòu),并掌握每個設(shè)計難點,寫好設(shè)計規(guī)范.設(shè)計規(guī)范是設(shè)計實現(xiàn)的依據(jù),它定義了模塊的功能特性、物理結(jié)構(gòu)、接口信息,等等.在C

2、K510中,整數(shù)單元覆蓋了CK510流水線的RF、EX和wB階段.它主要負(fù)責(zé)指令譯碼、指令發(fā)射、讀取操作數(shù)、跳轉(zhuǎn)預(yù)測檢查、建立旁路、指令執(zhí)行、指令退休和異常處理.CPU的設(shè)計是一項復(fù)雜的系統(tǒng)工程,為了使這項工程有效地進(jìn)行,作者設(shè)計了一些基礎(chǔ)的輔助設(shè)計工具,例如Verilog預(yù)處理器VPerl.這些工具對提高編碼的效率和質(zhì)量很有幫助.高質(zhì)量的代碼不僅可以減小驗證的工作量和壓力,也為后端布局布線的工作提供了便利.在完成這次課題任務(wù)的基礎(chǔ)上,