高性能嵌入式處理器低功耗技術(shù)研究.pdf

1、進(jìn)入21世紀(jì)以來，隨著半導(dǎo)體工藝技術(shù)的發(fā)展，微處理器芯片的發(fā)展遇到了很多機(jī)遇和挑戰(zhàn)。其中，功耗成為處理器設(shè)計的重要限制因素。特別是對于嵌入式處理器，由于體積、電池容量和便攜性等原因，功耗問題尤為突出。并且隨著社會的發(fā)展和科技的進(jìn)步，嵌入式處理器上的應(yīng)用日益豐富。多媒體、娛樂、網(wǎng)絡(luò)瀏覽等原本桌面上的應(yīng)用逐漸在嵌入式系統(tǒng)上普及，對嵌入式處理器的性能提出了更高的要求。也就是說，研究人員需要在功耗受限的情況下進(jìn)行高性能嵌入式處理器的設(shè)計。

2、 本文圍繞高性能嵌入式處理器的功耗問題，開展了深入的研究，主要涉及功耗評估技術(shù)、嵌入式處理器結(jié)構(gòu)級低功耗優(yōu)化技術(shù)和異構(gòu)處理器的功耗有效性三個方面。 本文的主要貢獻(xiàn)如下： 1.提出了一個快速準(zhǔn)確的處理器功耗評估方法。這一方法基于微處理器的RTL代碼，采用EDA工具和標(biāo)準(zhǔn)單元庫獲取處理器基本模塊的有關(guān)功耗數(shù)據(jù)，同時在FPGA平臺上獲取模塊的訪問統(tǒng)計信息，通過以上信息可以計算出處理器運(yùn)行過程中的功耗。通過和EDA功耗分析工具

3、得到的功耗結(jié)果進(jìn)行對比，驗證了該方法的準(zhǔn)確性。最后采用該方法在FPGA上對大量程序的功耗進(jìn)行了分析。該方法還可以動態(tài)記錄處理器的功耗變化情況。本方法的速度比結(jié)構(gòu)級功耗模擬器和門級網(wǎng)表功耗分析方法要快，并且具有門級網(wǎng)表級的準(zhǔn)確度，為處理器的低功耗設(shè)計提供了快速、高效、準(zhǔn)確的研究平臺。 2.提出了基于延遲寫回的嵌入式處理器設(shè)計。本文以低功耗嵌入式處理器為設(shè)計目標(biāo)，在龍芯GS232處理器的基礎(chǔ)上實現(xiàn)了寄存器堆延遲寫回技術(shù)，降低了處理器

4、中寄存器堆的功耗。為了進(jìn)一步提高效果，采用了限制取指技術(shù)，使得寄存器堆功耗降低效果更加明顯，同時也降低了指令Cache的功耗，并且采用前面提出的功耗評估方法對功耗進(jìn)行了量化分析。 3.提出了異構(gòu)處理器功耗分析模型。運(yùn)行同一個程序，小的處理器核相比大核可以節(jié)約能量，這主要是由下面兩個原因?qū)е拢?)漏電功耗的比例隨著制造工藝的進(jìn)步越來越高，處理器即使在空閑狀態(tài)下也會消耗大量的能量；2)小的處理器核有比大的處理器核更高的性能功耗比。因