高性能通用處理器核的低功耗技術研究.pdf

1、處理器是現(xiàn)代各種計算機設備的核心，一直以來高性能通用處理器的發(fā)展代表和反映了集成電路業(yè)芯片設計的最高水平。隨著集成電路進入深亞微米及納米級工藝后，高性能通用處理器的設計面臨著一系列新的難題，而功耗就是其中至關重要的一方面。處理器芯片的功耗不但在很大程度上影響著處理器的性能、封裝、測試以及系統(tǒng)可靠性等，還在很大程度上決定著片上系統(tǒng)以及未來多核處理器設計的發(fā)展方向，功耗問題開始成為阻礙目前高性能通用處理器深入發(fā)展的最主要因素之一，甚至被業(yè)界

2、人士認為是對摩爾定律的一大挑戰(zhàn)。 本文針對當前高性能通用處理器設計，結合龍芯2號高性能通用CPU的研制，對高性能通用處理器核的低功耗技術進行研究，提出了一系列實用有效的低功耗技術和方法。本文的主要貢獻如下： 1．提出了加速門級功耗仿真與分析的方法。一方面針對電路工作狀態(tài)下的動態(tài)功耗，提出了信號仿真統(tǒng)計與概率傳遞相結合的功耗計算思想，使得門級功耗仿真速度與傳統(tǒng)的功耗仿真方式相比能夠提高一個數(shù)量級以上；另一方面針對電路不工作狀態(tài)下的靜態(tài)功

3、耗，提出了基于改進的模擬退火算法的峰值功耗評估方法，利用此方法能夠快速地得到電路的峰值靜態(tài)功耗并為低功耗設計提供最小漏電狀態(tài)的輸入向量；2．提出了低功耗的時鐘網(wǎng)絡設計方法。通過對高性能通用處理器中時序邏輯特點的詳細分析，提出采用帶門控使能的多比特觸發(fā)器設計方法來降低時鐘功耗。一方面利用帶門控使能的觸發(fā)器電路降低時鐘節(jié)點的平均翻，另一方面通過多比特觸發(fā)器的采用進一步降低了時鐘樹規(guī)模，從而在不增加ASIC物理設計復雜度的情況下大大降低了龍芯

4、處理器的時鐘網(wǎng)絡功耗： 3．提出了亂序多發(fā)射隊列的低功耗結構。針對龍芯2號發(fā)射隊列的設計特點，提出了一種變?nèi)嗦?lián)比較為部分相聯(lián)比較的低功耗結構，在有效保證處理器性能的基礎上實現(xiàn)了發(fā)射隊列的低功耗設計。并進一步提出通過減少偵聽浮點總線的項數(shù)以及減少指令立即數(shù)域的保存等方法減少發(fā)射隊列中相應部分的開銷，有效降低了面積和功耗； 4．提出了物理寄存器堆的低功耗訪問方法。首先結合龍芯2號物理寄存器堆的電路設計，提出了多讀寫端口物理寄存器堆的

5、結構級功耗模型?；谠撃Ｐ?，本文對物理寄存器堆的讀寫功耗進行了優(yōu)化，提出了降低物理寄存器堆讀寫功耗的一系列實用性方法，使得龍芯2號物理寄存器堆的功耗降低約一半左右； 5.提出了高性能、低功耗的功能部件設計方法。首先提出了操作數(shù)隔離技術與輸入向量控制技術相結合的低功耗設計方法，在減少功能部件動態(tài)功耗的同時進一步降低了靜態(tài)功耗，因此更加適用于目前深亞微米級的低功耗設計。特別地，本文進一步結合具體算法的創(chuàng)新，提出了功能部件中的高性能、

6、低功耗浮點加減運算結構以及高能效的定、浮點乘法運算結構。 以上成果可以使得以龍芯2號高性能通用處理器核為基本研究對象的各模塊功耗平均降低一半左右，其中大部分成果不但適用于龍芯處理器設計，對于其它通用處理器設計也同樣適用。本文結合了作者及其項目組同事在龍芯處理器研制方面多年來的邏輯設計與物理設計經(jīng)驗，并以真實的處理器模塊為實驗對象，因此提出的相關低功耗方法有著較強的實用性，部分低功耗設計策略已在龍芯2號中得到應用，并將在未來的龍芯