通用處理器模擬仿真驗證方法研究.pdf

1、現(xiàn)代集成電路制造技術(shù)依然按照摩爾定律不斷發(fā)展，設(shè)計規(guī)模越來越大，復(fù)雜度越來越高，特別是在通用處理器設(shè)計領(lǐng)域集中體現(xiàn)了這一規(guī)律。以Intel和AMD為代表的x86指令集通用處理器的設(shè)計復(fù)雜度、規(guī)模和性能也達(dá)到了空前的高度。巨大的設(shè)計規(guī)模和更高的工作頻率對制造工藝提出巨大挑戰(zhàn)的同時也對邏輯設(shè)計、功能驗證和芯片測試提出了巨大挑戰(zhàn)。 通用處理器設(shè)計功能驗證有兩種主要方法：動態(tài)的模擬仿真驗證方法和靜態(tài)的形式化驗證方法。在實際的工業(yè)化設(shè)計中

2、模擬仿真方法占據(jù)主導(dǎo)地位。本文對通用處理器的設(shè)計驗證流程和方法進行了深入研究。在系統(tǒng)級模擬仿真、FPGA物理原型驗證等方向上提出了一系列創(chuàng)新方法，主要工作和創(chuàng)新點如下： 1．對處理器系統(tǒng)結(jié)構(gòu)和指令集進行了深入研究，提出了指令級隨機驗證中激勵與處理器功能映射模型，并給出了實現(xiàn)這一映射模型的約束描述方法。通過這一模型指導(dǎo)指令級隨機驗證程序的生成。 2．針對隨機驗證程序的生成提出了改進的基于桶消元的約束滿足算法；提出了全地址空

3、間的轉(zhuǎn)移生成方法和全系統(tǒng)仿真的隨機指令驗證方法。 3．提出了隨機指令驗證處理器系統(tǒng)結(jié)構(gòu)級正確性檢測模型，并給出了相應(yīng)的實現(xiàn)方法，包括動態(tài)的寄存器檢測和靜態(tài)的存儲器檢測策略，既保證了結(jié)果檢測的準(zhǔn)確性，又保證了仿真的性能。 4．提出了使用FPGA仿真進行隨機指令程序驗證的新方法。在支持隨機指令驗證的FPGA仿真平臺建立過程中進行的主要創(chuàng)新工作是：在FPGA仿真系統(tǒng)上增加了主控制硬件電路，該電路由相應(yīng)的FPGA實現(xiàn)；通過該電路