版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、信息技術(shù)的不斷發(fā)展,尤其是大數(shù)據(jù)時(shí)代的到來,需要計(jì)算機(jī)提供更加強(qiáng)大的數(shù)據(jù)處理能力。集成電路工藝的進(jìn)步,使片上處理器的多核架構(gòu)成為主流,但設(shè)計(jì)驗(yàn)證問題卻日趨嚴(yán)峻。統(tǒng)計(jì)數(shù)據(jù)表明,當(dāng)前驗(yàn)證工作已達(dá)整個設(shè)計(jì)工作的70%左右,設(shè)計(jì)缺陷分布中功能缺陷往往超過60%。傳統(tǒng)驗(yàn)證技術(shù)主要集中在寄存器傳輸級(Register Transfer L evel,RTL)和門級,因而驗(yàn)證效率低,擴(kuò)展性差。電子系統(tǒng)級(Electronic System Leve
2、l,ESL)設(shè)計(jì)方法將設(shè)計(jì)層次從寄存器傳輸級轉(zhuǎn)移到更高的抽象層次,使驗(yàn)證工作能夠在系統(tǒng)設(shè)計(jì)的早期進(jìn)行,便于及早發(fā)現(xiàn)功能錯誤,從而顯著提高多核處理器設(shè)計(jì)的功能驗(yàn)證效率和質(zhì)量。
事務(wù)級建模(Transaction Level Modeling,TLM)是RTL與系統(tǒng)級的中間層次,遵循計(jì)算與通訊分離、時(shí)序與行為分離的理念進(jìn)行設(shè)計(jì),隱藏了不必要的計(jì)算和通信細(xì)節(jié),因而模型的可讀性更強(qiáng),規(guī)模也比低層小得多,可以在設(shè)計(jì)早期進(jìn)行體系結(jié)構(gòu)探索、
3、軟硬件協(xié)同驗(yàn)證和系統(tǒng)級功能驗(yàn)證。多核處理器常用的事務(wù)級驗(yàn)證方法通常是分開單獨(dú)使用,由于缺乏統(tǒng)一的集成應(yīng)用環(huán)境,使用不方便,影響驗(yàn)證效率。本文針對當(dāng)前多核處理器事務(wù)級驗(yàn)證環(huán)境的不足,研究多核處理器事務(wù)級協(xié)同驗(yàn)證方法和集成驗(yàn)證環(huán)境問題,完成的主要工作和取得的主要研究成果如下:
1)提出一種多核處理器事務(wù)級多視圖協(xié)同驗(yàn)證方法。該方法與傳統(tǒng)的多種驗(yàn)證技術(shù)分開單獨(dú)應(yīng)用不同,通過劃分多核處理器事務(wù)級模型的驗(yàn)證任務(wù),將模擬驗(yàn)證、形式驗(yàn)證(半
4、形式驗(yàn)證)、應(yīng)用驗(yàn)證看作針對同一多核處理器事務(wù)級模型的三個不同驗(yàn)證視圖,每個驗(yàn)證視圖綜合利用業(yè)界先進(jìn)的驗(yàn)證工具,每類任務(wù)在相應(yīng)驗(yàn)證視圖下完成。通過設(shè)計(jì)多視圖協(xié)同驗(yàn)證方法流程和集成平臺構(gòu)建方案,實(shí)現(xiàn)驗(yàn)證數(shù)據(jù)共享和多視圖協(xié)同驗(yàn)證,從而實(shí)現(xiàn)多核處理器事務(wù)級建模驗(yàn)證一體化。與傳統(tǒng)驗(yàn)證方法相比,可有效提高多核處理器事務(wù)級驗(yàn)證的功能驗(yàn)證覆蓋率,加快驗(yàn)證進(jìn)程。
2)提出了一種基于開放的多核事務(wù)級建模仿真平臺 SoCLib和SystenC庫構(gòu)
5、建的多核處理器多視圖協(xié)同驗(yàn)證環(huán)境系統(tǒng)架構(gòu)。將多視圖協(xié)同驗(yàn)證環(huán)境架構(gòu)分為四個層次,基礎(chǔ)層和工具層是環(huán)境運(yùn)行基礎(chǔ),系統(tǒng)層和應(yīng)用層是環(huán)境運(yùn)行主體。用戶通過應(yīng)用層使用建模和驗(yàn)證工具,系統(tǒng)層控制驗(yàn)證視圖切換、驗(yàn)證工具選擇、驗(yàn)證數(shù)據(jù)生成和管理,工具層集成相關(guān)驗(yàn)證工具,基礎(chǔ)層提供基礎(chǔ)類庫、IP庫和運(yùn)行環(huán)境。該系統(tǒng)架構(gòu)可有效支持基于IP重用的多核處理器事務(wù)級快速建模和多視圖協(xié)同驗(yàn)證。
3)根據(jù)所提出的多視圖協(xié)同驗(yàn)證環(huán)境系統(tǒng)架構(gòu),設(shè)計(jì)實(shí)現(xiàn)了一個
6、多視圖協(xié)同驗(yàn)證環(huán)境原型MVIE。MVIE以SystemC庫和SoCLib平臺為基礎(chǔ),使用Qt5開發(fā)統(tǒng)一的系統(tǒng)交互界面;使用XML工程配置文件和軟件界面控制方法實(shí)現(xiàn)多視圖的協(xié)同控制;使用XM L Sc he ma規(guī)范多視圖驗(yàn)證數(shù)據(jù)描述,通過XML驗(yàn)證數(shù)據(jù)集實(shí)現(xiàn)驗(yàn)證數(shù)據(jù)的共享和有效管理;采用目錄管理、外部調(diào)用等技術(shù)方法實(shí)現(xiàn)多工具集成和共享庫管理。實(shí)驗(yàn)結(jié)果表明,多視圖協(xié)同驗(yàn)證環(huán)境原型MVIE能夠?qū)崿F(xiàn)多視圖靈活切換,免除了傳統(tǒng)單視圖驗(yàn)證時(shí)轉(zhuǎn)換驗(yàn)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 多核處理器原型驗(yàn)證平臺的研究與實(shí)現(xiàn).pdf
- 基于片上網(wǎng)絡(luò)多核處理器設(shè)計(jì)與協(xié)同驗(yàn)證.pdf
- 多核處理器的事務(wù)存儲模型的模擬和編譯實(shí)現(xiàn).pdf
- 多核處理器功耗和熱量模型研究及實(shí)現(xiàn).pdf
- 多核處理器架構(gòu)下軟件運(yùn)行時(shí)驗(yàn)證方法研究.pdf
- 多核處理器中片上網(wǎng)絡(luò)的事務(wù)級建模與評估.pdf
- 多核網(wǎng)絡(luò)處理器軟硬件協(xié)同驗(yàn)證關(guān)鍵技術(shù)研究.pdf
- 微處理器驗(yàn)證方法研究.pdf
- MPCore多核處理器并行計(jì)算方法的研究與實(shí)現(xiàn).pdf
- 多核處理器并行編程模型的設(shè)計(jì)和實(shí)現(xiàn).pdf
- 多核處理器功耗和性能模型.pdf
- 基于VMM的多核處理器共享緩存的研究與驗(yàn)證.pdf
- 基于多核處理器的圖像處理技術(shù)研究與實(shí)現(xiàn).pdf
- 基于多模擬器協(xié)同模擬的微處理器驗(yàn)證技術(shù)研究.pdf
- 基于Tilera多核處理器的并行模型研究.pdf
- 基于仿真的多核處理器功能驗(yàn)證技術(shù)研究.pdf
- 多核網(wǎng)絡(luò)處理器片上總線的設(shè)計(jì)與驗(yàn)證.pdf
- 功能精確型多核處理器參考模型設(shè)計(jì).pdf
- 多核網(wǎng)絡(luò)處理器總線協(xié)議設(shè)計(jì)與實(shí)現(xiàn).pdf
- 多核處理器中目錄控制器的設(shè)計(jì)與實(shí)現(xiàn).pdf
評論
0/150
提交評論