SCP多核處理器芯片功耗測試與DVFS算法實現(xiàn).pdf

1、隨著集成電路CMOS工藝的不斷發(fā)展，多核處理器芯片上的集成晶體管數(shù)量呈現(xiàn)出急劇增長的態(tài)勢，總數(shù)上已經(jīng)普遍超過30億。但這一工藝無法避免地同時導(dǎo)致其耗密度的大幅增加，不僅會嚴(yán)重阻礙處理器性能的可持續(xù)提升，還將對處理器的封裝方式、散熱構(gòu)架等技術(shù)設(shè)計領(lǐng)域形成巨大挑戰(zhàn)。因此，如何優(yōu)化多核處理器的功耗，已經(jīng)成為全球范圍內(nèi)處理器領(lǐng)域的科研人員無法回避的難題。從理論上分析，當(dāng)處理器出現(xiàn)空閑或者處理器性能高于實際需要時，可以適當(dāng)?shù)貙μ幚砥鬟M(jìn)行降頻、降壓

2、處理。這就是當(dāng)前多核處理器功耗優(yōu)化方案中最為普遍的DVFS（Dynamic Voltage and Frequency Scaling）控制。
　　本文對一款國產(chǎn)高能效多核SCP處理器進(jìn)行功耗測試，并基于該SCP處理器設(shè)計適用的DVFS調(diào)度算法，完成的主要工作及創(chuàng)新點(diǎn)包括：
　　1.設(shè)計出多核SCP處理器在UBOOT固件層、驅(qū)動層的低功耗管理代碼，基于CPLD實現(xiàn)片外電壓調(diào)節(jié)的控制邏輯。
　　2.完成多核SCP處理器在

3、多種應(yīng)用場景和低功耗優(yōu)化配置下的功耗測試。
　　3.設(shè)計出雙閾值功耗自適應(yīng)DVFS的調(diào)節(jié)算法DTPA（double threshold power adaption）。該算法采用多級閾值控制并調(diào)節(jié)電壓和頻率，較之于目前普遍采用的單閾值調(diào)節(jié)算法，能夠在保證性能所受更小影響的同時，節(jié)省更多功耗。
　　在運(yùn)行國產(chǎn)操作系統(tǒng)的SCP多核處理器實驗平臺上，采用DTPA算法的實驗結(jié)果顯示：在大部分測試程序中，功耗降低的百分比高于性能降低的