VLSI高層綜合設(shè)計(jì)低功耗綁定互聯(lián)算法的研究與實(shí)現(xiàn).pdf

1、隨著大規(guī)模集成電路的飛速發(fā)展和廣泛應(yīng)用，其設(shè)計(jì)手段的進(jìn)展緩慢成為技術(shù)發(fā)展中急需解決的瓶頸問題，迫切要求IC-CAD工具自動(dòng)設(shè)計(jì)系統(tǒng)進(jìn)入更高的層次。而系統(tǒng)功率的增加以及能源供給矛盾的日漸突出，高速率高性能的系統(tǒng)芯片的功耗成為日漸突出的問題。如何設(shè)計(jì)出低功耗的VLSI超大規(guī)模集成電路成為當(dāng)務(wù)之急。
　　本論文在黑龍江省科學(xué)自然基金項(xiàng)目“VLSI低功耗高層綜合設(shè)計(jì)”的支持下，進(jìn)行了高層綜合綁定互聯(lián)算法的研究并加以具體實(shí)現(xiàn)。
　　本

2、文首先回顧了高層綜合綁定互聯(lián)算法的發(fā)展歷史和研究成果，并進(jìn)行了歸納總結(jié)。通過對(duì)它們進(jìn)行廣泛的研究和綜合比較，又考慮到算法復(fù)雜度和系統(tǒng)集成障礙等問題，最終選定群分算法作為綁定算法，耦合感知算法作為互聯(lián)算法，并對(duì)后者進(jìn)行了改進(jìn)以充分適應(yīng)低功耗這個(gè)應(yīng)用背景的特點(diǎn)。
　　同時(shí)，本文根據(jù)綁定互聯(lián)在整個(gè)高層綜合系統(tǒng)中所處的位置，與前期的調(diào)度工作配合，在Windows環(huán)境下用C語言搭建了試驗(yàn)平臺(tái)。
　　在綁定階段，根據(jù)基本群分算法和通用群

3、分算法的特點(diǎn)，應(yīng)用到寄存器綁定和運(yùn)算單元的綁定中。在概要?jiǎng)澐殖鼋壎ㄗ酉到y(tǒng)的模塊結(jié)構(gòu)后，詳細(xì)設(shè)計(jì)了各個(gè)具體的函數(shù)模塊和相應(yīng)的數(shù)據(jù)結(jié)構(gòu)，并實(shí)現(xiàn)了綁定子系統(tǒng)。
　　在互聯(lián)階段，主要是采用了兩種思想實(shí)現(xiàn)互聯(lián)子系統(tǒng)，并把它與之前的各個(gè)子系統(tǒng)進(jìn)行了系統(tǒng)集成與調(diào)試。即仍舊沿用群分割算法進(jìn)行互聯(lián)單元的綁定和采用針對(duì)低功耗的耦合互聯(lián)算法實(shí)現(xiàn)互聯(lián)。通用的benchmark進(jìn)行測(cè)試證明，將改進(jìn)的耦合互聯(lián)子系統(tǒng)與綁定子系統(tǒng)進(jìn)行集成，在功耗節(jié)省方面取得了良