VLSI中形式化的組合電路等價(jià)驗(yàn)證方法.pdf

1、隨著集成電路技術(shù)的飛速發(fā)展,電路的規(guī)模也不斷增大.電路驗(yàn)證領(lǐng)域正面臨前所未有的挑戰(zhàn),如何快速并且完備地完成超大規(guī)模集成電路的等價(jià)驗(yàn)證,已經(jīng)成為當(dāng)前的研究熱點(diǎn).與傳統(tǒng)的基于模擬的驗(yàn)證方法相比,形式化的驗(yàn)證方法具有完備性的優(yōu)點(diǎn).該文提出的形式化的大規(guī)模集成電路中組合電路的等價(jià)驗(yàn)證方法主要的創(chuàng)新之處在于:(1)基于層分劃的等價(jià)配對(duì)點(diǎn)生成方法.這方法可以大大提高配對(duì)點(diǎn)的命中率,并降低配對(duì)點(diǎn)的生成時(shí)間,從而大大加快整個(gè)驗(yàn)證的速度.(2)基于閾值的

2、錯(cuò)反問(wèn)題(false negative)回溯控制.有效地選取回溯的時(shí)機(jī),控制無(wú)效回溯次數(shù),保證計(jì)算的效率.(3)基于SAT問(wèn)題解決框架的子電路分劃.將電路的分劃、回溯等過(guò)程,有機(jī)地融入SAT問(wèn)題DLL算法解決框架之中,避免了反復(fù)回溯中的重復(fù)計(jì)算,并結(jié)合SAT問(wèn)題研究在BCP(Boolean Constrain Propagation)和變量選擇方面比較成功的技術(shù),加快驗(yàn)證的速度.此外,我們的驗(yàn)證算法具有很強(qiáng)的靈活性.對(duì)于內(nèi)部,子電路的驗(yàn)