組合電路等價(jià)驗(yàn)證預(yù)處理算法研究.pdf

1、隨著大型集成電路設(shè)計(jì)和SOC芯片設(shè)計(jì)的不斷進(jìn)步,電路的規(guī)模,硬件的復(fù)雜度不斷增大。今天,70％的設(shè)計(jì)時(shí)間是花費(fèi)在驗(yàn)證錯(cuò)綜復(fù)雜的系統(tǒng)上,傳統(tǒng)的驗(yàn)證方法已經(jīng)不能完全滿足現(xiàn)今的要求,而形式驗(yàn)證則變得越來越重要,現(xiàn)在2種使用最廣泛的形式驗(yàn)證技術(shù)相等性檢查和模塊檢查成為研究的突破方向。
　　 本文研究工作是針對(duì)可滿足問題(SAT)在組合電路驗(yàn)證和測試中的應(yīng)用展開的。本文提出了一種能提高基于SAT的組合相等性檢測,研究出一個(gè)低損耗的預(yù)處理器

2、,可以靜念地引入全局信號(hào)關(guān)系到原先的需要驗(yàn)證的Miter電路CNF公式,來減低SAT語句的復(fù)雜性,有效快速的建立蘊(yùn)涵圖,產(chǎn)生大量的直接,非直接和擴(kuò)展回溯蘊(yùn)含,加入到Miter電路的CNF公式中,來減少分析的時(shí)間。
　　 本文主要的價(jià)值之處在于:(1)通過全局信號(hào)關(guān)系引入恰當(dāng)?shù)恼Z句,快速建立蘊(yùn)含圖,并且轉(zhuǎn)換蘊(yùn)含表達(dá)式為二進(jìn)制子句。(2)利用加入的子句來約束SAT解決器的搜索空間,提供各個(gè)變量之間的關(guān)系,來增強(qiáng)布爾約束傳遞,大幅減少