邏輯核動態(tài)可重構(gòu)的眾核處理器體系結(jié)構(gòu).pdf

1、隨著半導體技術(shù)的發(fā)展，摩爾定律繼續(xù)有效，單塊芯片上集成的處理器核數(shù)將不斷增加；同時為追求更高的性能功耗比和性能面積比，眾核結(jié)構(gòu)成為芯片設計的必然選擇。眾核處理器中豐富的計算資源和高效的片上通信使得面向吞吐率的應用具有天然的性能優(yōu)勢，但是由于處理器核粒度變小，在單核上執(zhí)行串行應用的性能無法保證。為解決這一問題，近年來具有邏輯核構(gòu)造能力的眾核處理器體系結(jié)構(gòu)研究備受關(guān)注，其基本思想是基于多個細粒度處理器核(稱為物理核)構(gòu)建粗粒度邏輯核，期望利

2、用眾核結(jié)構(gòu)豐富的計算資源，將不斷增加的處理器核轉(zhuǎn)化為單線程串行應用的性能提升。目前已有的工作對這種眾核結(jié)構(gòu)的通信開銷處理、邏輯核粒度配置靈活性和應用映射方式等方面尚缺乏深入的研究。
　　 本文針對細粒度眾核結(jié)構(gòu)上串行程序的有效執(zhí)行問題，從執(zhí)行模型、微結(jié)構(gòu)設計和動態(tài)資源控制等幾方面展開深入探討，對于探索邏輯核動態(tài)可重構(gòu)的眾核處理器體系結(jié)構(gòu)具有重要的學術(shù)意義和應用價值。本文主要研究內(nèi)容和成果包括以下幾個方面。
　　 (1)研

3、究了具有邏輯核構(gòu)造能力的眾核處理器重構(gòu)開銷問題，提出邏輯核動態(tài)可重構(gòu)的眾核結(jié)構(gòu)FTPA(Flexible Tiled Processor Architecture)。FTPA采用類數(shù)據(jù)流驅(qū)動執(zhí)行的指令集體系結(jié)構(gòu)，在不改變串行編程模型前提下，利用數(shù)據(jù)流驅(qū)動和線程級推測相結(jié)合的執(zhí)行模型，同時開發(fā)單線程程序中的指令級并行和線程級并行。為解決眾核處理器邏輯核重構(gòu)開銷過大問題，F(xiàn)TPA將物理核內(nèi)資源通過片上路由網(wǎng)絡劃分為易重構(gòu)的計算資源和不易重構(gòu)

4、的共享資源，從而使得邏輯核粒度能夠在兩個層面以兩種頻度進行異步調(diào)整，具有高度靈活性。
　　 (2)研究了串行程序采用細粒度線程級推測執(zhí)行模型時，應用推測執(zhí)行能力的實時評估機制。針對串行應用不同執(zhí)行階段并行性特征存在的顯著差異，利用時間局部性，為眾核結(jié)構(gòu)邏輯核粒度動態(tài)重構(gòu)進行有效指導，本文提出基于“推測執(zhí)行階段”和“推測深度”概念的線程級推測執(zhí)行能力量化評估方法，并以此為基礎提出利用推測深度的局部歷史、全局歷史和錦標賽三種推測執(zhí)行

5、能力評估器設計，只需要數(shù)十位存儲資源，就可以有效預測串行程序并行性變化趨勢，對推測深度作出有效估計。
　　 (3)研究了將推測執(zhí)行能力評估器用于指導FIPA眾核結(jié)構(gòu)邏輯核動態(tài)重構(gòu)的有效性。為有效處理眾核結(jié)構(gòu)分布式執(zhí)行導致的通信開銷，以指令窗口和功能部件為核心的計算資源可以按照平鋪式和深度式兩種映射方式構(gòu)建邏輯核，從而適應具有不同并行性特征的應用。本文將線程級推測執(zhí)行能力評估器用于指導FTPA邏輯核動態(tài)重構(gòu)，分別從平鋪式映射和深度

6、式映射兩方面對性能和資源利用進行了詳細實驗評估。結(jié)果表明，相對于采用固定粒度邏輯核的FTPA配置，動態(tài)邏輯核重構(gòu)方式只需一半物理核計算資源就可以有效支持細粒度線程級推測執(zhí)行，性能降低不到13％，資源利用率顯著提高。
　　 本文的研究工作可以得出如下認識：
　　 (1)邏輯核是眾核處理器上加速串行應用的有效手段，但是將細粒度物理核資源耦合在一起需要高效的結(jié)構(gòu)支持，如本文提出的計算資源和共享資源的分離設計，平鋪式和深度式映射