LDPC碼與迭代均衡研究與實(shí)現(xiàn).pdf

1、LDPC碼是一類基于校驗(yàn)矩陣定義的線性分組碼，其在置信傳播譯碼算法下可以取得逼近香農(nóng)限的性能。LDPC碼的迭代譯碼算法具有線性復(fù)雜度，且易于并行實(shí)現(xiàn)，受到了廣泛的研究。受LDPC碼與Turbo碼的迭代譯碼算法的啟發(fā)，迭代思想被應(yīng)用于通信系統(tǒng)的各個(gè)方面，并取得了豐碩的成果。本文主要研究了LDPC碼的編譯碼算法以及迭代算法在信道均衡中的應(yīng)用。
　　首先，針對(duì)具有雙對(duì)角線結(jié)構(gòu)的QC-LDPC碼提出了一種雙向回歸的準(zhǔn)并行編碼算法并給出了其

2、FPGA實(shí)現(xiàn)方案，實(shí)現(xiàn)結(jié)果證明了該算法在線性資源消耗下實(shí)現(xiàn)了對(duì)LDPC碼的準(zhǔn)并行編碼。
　　然后，提出了一種采用2維折線逼近的和積譯碼算法實(shí)現(xiàn)方案，避免了使用與量化比特?cái)?shù)成指數(shù)關(guān)系增長的查找表，降低了譯碼器的存儲(chǔ)資源消耗?；谏鲜龇桨柑岢隽艘环N次小值修正的最小和算法，該算法通過3個(gè)2維折線逼近對(duì)最小值進(jìn)行修正，獲得了逼近浮點(diǎn)和積算法的譯碼性能。算法的修正過程只包含簡(jiǎn)單的算術(shù)和邏輯運(yùn)算，便于FPGA實(shí)現(xiàn)。
　　隨后，提出了一種

3、針對(duì)中短碼長LDPC碼的具有門限的串行級(jí)聯(lián)分階統(tǒng)計(jì)譯碼（OSD）算法，該算法可以顯著提高低碼率條件下級(jí)聯(lián)譯碼算法的性能。分析了OSD算法在FPGA實(shí)現(xiàn)中需要解決的問題，提出了一種基于RAM實(shí)現(xiàn)的(2)GF上的高斯消元結(jié)構(gòu)，并將其應(yīng)用于OSD算法的FPGA實(shí)現(xiàn)中，仿真和實(shí)現(xiàn)的結(jié)果證明了上述算法的有效性。
　　對(duì)于Turbo均衡，由直接數(shù)據(jù)檢測(cè)（DDE）算法推廣得到了一種基于數(shù)據(jù)塊的Turbo均衡算法，該算法與線性MMSE Turbo

4、均衡算法相比具有更快的收斂速度。對(duì)前述的基于塊的Turbo均衡算法給出了兩種簡(jiǎn)化方案，即LC-TDDE算法和BSIC算法。LC-TDDE算法的性能略優(yōu)于線性MMSE算法的性能，其復(fù)雜度與數(shù)據(jù)塊長度的平方相關(guān)；BSIC算法的性能則略差于線性MMSE算法，但是其具有數(shù)據(jù)塊長度的線性復(fù)雜度。在高階調(diào)制的Turbo均衡系統(tǒng)中，采用硬反饋的方法對(duì)其解映射算法進(jìn)行了簡(jiǎn)化，并取得了接近于軟解映射算法的性能。最后將前述的Turbo均衡算法與LDPC碼應(yīng)