基于高Κ復(fù)合介質(zhì)的高密度MIM電容研究.pdf

1、隨著集成電路的飛速發(fā)展，傳統(tǒng)的多晶硅-絕緣體-多晶硅(PIP)或金屬-氧化物-硅襯底(MOS)結(jié)構(gòu)電容由于存在寄生電容、電壓線性度差等問題已經(jīng)無法滿足下一代射頻和模擬/混合信號集成電路的要求。因此，新型的金屬-絕緣體-金屬(MIM)結(jié)構(gòu)的電容器被提出來以取代原有的傳統(tǒng)結(jié)構(gòu)電容。然而，隨著芯片集成度的提高，進一步要求在不改變電容值的情況下減少單個電容器所占據(jù)的有效面積。因此研究高密度MIM電容已經(jīng)成為射頻集成電路領(lǐng)域的一項重要課題。由于高

2、介電常數(shù)(K)介質(zhì)MIM電容在維持高電容密度的同時，面臨較嚴(yán)重的高電容電壓系數(shù)(VCC)的問題，嚴(yán)重阻礙了其在相關(guān)領(lǐng)域中的實際應(yīng)用。因此，本論文針對上述問題，開展了基于高K復(fù)合介質(zhì)MIM電容的研究，以期在電容密度和電容電壓系數(shù)之間找到一個平衡點，既滿足高電容密度的要求，又能有效降低電容的電壓系數(shù)。具體研究內(nèi)容如下:
　　采用反應(yīng)離子濺射技術(shù)制備了兩種高K介質(zhì)MIM電容:純HfO2介質(zhì)和BZT(鋯鈦酸鋇)-HfO2復(fù)合介質(zhì)。對所制備

3、的HfO2和BZT-HfO2介質(zhì)MIM電容進行了電學(xué)測試，結(jié)果顯示，在100KHz的測試頻率下，HfO2 MIM電容的電容密度為12.9 fF/μm2，二次項電容電壓系數(shù)（α）值為4270 ppm/V2，而BZT-HfO2MIM電容的電容密度為10.2 fF/μm2，而α值則降低為2200 ppm/V2，與HfO2 MIM電容的α值相比減少了將近1/2。因此摻入BZT后的BZT-HfO2 MIM電容在保持高電容密度的同時，可以明顯改善電

4、容的高電容電壓系數(shù)，具有良好的應(yīng)用前景。對電容漏電機理的分析顯示，Schottky發(fā)射機制在所制備的兩種電容中均占據(jù)主導(dǎo)位置，進一步的計算給出了兩種電容的Schottky勢壘。
　　研究了等離子體增強原子層淀積技術(shù)(PEALD)生長SiO2薄膜的工藝。實驗過程中，采用三（二甲胺基）硅烷(TDMAS)和O2作為反應(yīng)源，比較研究了不同襯底溫度(100～350℃)、不同襯底表面(Si、TiN)對PEALD SiO2薄膜的影響。結(jié)果表明，

5、SiO2薄膜的生長速率受生長溫度的影響較明顯，其生長速率和生長溫度呈現(xiàn)負(fù)相關(guān)性，此外，研究也揭示了TiN襯底在PEALD淀積SiO2過程中會形成TiNO界面層。為了進一步研究PEALD所生長SiO2薄膜的電學(xué)特性，特制備了在200℃淀積溫度下生長的9nm和13nm的SiO2 MIM電容。電學(xué)測試表明，在100 KHz測試頻率下，兩個電容對應(yīng)的電容密度分別為4.21和4.16 fF/μm2，而α值分別為-1450和-2340 ppm/V2

6、。由于HfO2 MIM電容具有正的α值，因此SiO2薄膜所表現(xiàn)出的負(fù)α值將對HfO2 MIM電容的二次項電壓系數(shù)的調(diào)制非常有用。
　　考慮到HfO2和SiO2兩種介質(zhì)具有相反的α值，運用原子層淀積技術(shù)，通過堆疊這兩種介質(zhì)形成具有疊層結(jié)構(gòu)的MIM電容，理應(yīng)可以實現(xiàn)α值的有效降低（中和效應(yīng)）。研究結(jié)果表明，在保持介質(zhì)層總厚度一定的情況下，引入SiO2薄層會降低MIM電容的α值。而稍微增加SiO2的厚度，會顯著降低MIM電容的α值，同時

7、，其電容密度也會有一定的降低。通過調(diào)整SiO2的厚度和疊層的結(jié)構(gòu)，最終制備出具有SiO2/HfO2/SiO2三明治結(jié)構(gòu)的MIM電容。測試結(jié)果顯示，在100KHz測試頻率下，SiO2(1 nm)/HfO2(10 nm)/SiO2(1 nm) MIM電容的電容密度為10.2 fF/μm2,α值為1150 ppm/V2。而SiO2(1.5 nm)/HfO2(9 nm)/SiO2(1.5 nm) MIM電容的電容密度為9.3 fF/μm2，α值