低壓低功耗流水線型模數(shù)轉(zhuǎn)換器的設(shè)計(jì)技術(shù)研究.pdf

1、模數(shù)轉(zhuǎn)換器(ADC:Analog-to-Digital Converts)作為數(shù)字世界與模擬世界之間的橋梁無論是在信號(hào)處理系統(tǒng)還是通信系統(tǒng)中都有著無可替代的作用。在眾多不同的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)中,為了求得高的解析度和高的轉(zhuǎn)換速度,流水線結(jié)構(gòu)是目前上佳的選擇。這種結(jié)構(gòu)在功耗、速度與精度上取得了良好折中,可以滿足大部分應(yīng)用系統(tǒng)對(duì)模數(shù)轉(zhuǎn)換器的性能指標(biāo)的要求。
　　本論文在實(shí)際工程項(xiàng)目的支持下,主要研究標(biāo)準(zhǔn) CMOS工藝下,低功耗、高性能以及

2、低電壓條件下的流水線型模數(shù)轉(zhuǎn)換器的電路設(shè)計(jì)技術(shù)。采用0.13μm標(biāo)準(zhǔn)CMOS工藝,設(shè)計(jì)并實(shí)現(xiàn)一種低功耗、12bit分辨率、40MS/s轉(zhuǎn)換速率的流水線ADC。為長期演進(jìn)(LTE:Long Term Evolution)無線通信系統(tǒng)提供一個(gè)可集成的高性能 ADC,同時(shí)為高速 ADC的產(chǎn)品化及今后更高性能的 ADC研究奠定良好的基礎(chǔ)。因此,本論文從低功耗、低電壓流水線型 ADC的基本設(shè)計(jì)原理和設(shè)計(jì)方法著手,針對(duì)其中最關(guān)鍵的電路單元運(yùn)算放大器

3、和采樣開關(guān)進(jìn)行了深入研究,取得的主要成果包括:1)將襯偏效應(yīng)抵消的 T型開關(guān)引入運(yùn)放共享的流水線級(jí),提出了級(jí)間串?dāng)_抵消的運(yùn)放共享流水線結(jié)構(gòu),仿真結(jié)果表明,該結(jié)構(gòu)相較于傳統(tǒng)的運(yùn)放共享結(jié)構(gòu)在 SNDR上提高了3.42dB;2)為了在低電源電壓下獲得較大的信號(hào)擺幅,設(shè)計(jì)了一個(gè)采用混合頻率補(bǔ)償方法的兩級(jí)增益提升循環(huán)折疊的共源共柵(RFC:Recycling Folded Cascode)運(yùn)算放大器,并深入分析了該運(yùn)放的小信號(hào)頻率特性,設(shè)計(jì)的運(yùn)放

4、應(yīng)用在各流水線級(jí)電路中,在保持較低功耗的同時(shí)獲得了足夠的增益和速度,仿真結(jié)果顯示,設(shè)計(jì)的運(yùn)放達(dá)到100dB直流增益、640MHz單位增益頻寬,功耗7.6mW;3)提出了一種新的雙通道 MOS自舉開關(guān)電路并將其用于前端輸入采樣。設(shè)計(jì)的電路充分考慮了器件可靠性與軌到軌的應(yīng)用要求,采用同時(shí)自舉 nMOS和 pMOS的并行結(jié)構(gòu),在降低 MOS開關(guān)導(dǎo)通電阻的同時(shí),在輸入信號(hào)的全擺幅范圍內(nèi)實(shí)現(xiàn)了接近常數(shù)的導(dǎo)通電阻值,而且提出的自舉電路與標(biāo)準(zhǔn)的 N?

5、WELL CMOS工藝兼容。采用標(biāo)準(zhǔn)的 TSMC0.13μm CMOS工藝進(jìn)行仿真測(cè)試,設(shè)計(jì)開關(guān)的導(dǎo)通電阻在輸入信號(hào)全擺幅范圍內(nèi)的變化小于4.3％,有效提高了采樣電路的精度和線性度;4)改進(jìn)了傳統(tǒng)的 nMOS柵壓自舉開關(guān)并將其用于底板采樣的共模開關(guān),設(shè)計(jì)的電路有效緩解了傳統(tǒng)開關(guān)中的電荷泄漏問題,提高了自舉柵壓值。仿真結(jié)果表明,改進(jìn)的開關(guān)電路在自舉柵壓上相較于傳統(tǒng)開關(guān)提高了70mV,確保了模數(shù)轉(zhuǎn)換器在信號(hào)輸入頻率較高時(shí)仍然有較好的性能。<