流水線模數(shù)轉(zhuǎn)換器中關(guān)鍵電路與技術(shù)的研究和設(shè)計(jì).pdf

1、模數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter, ADC）是連接模擬世界與數(shù)字世界的橋梁。在眾多的ADC結(jié)構(gòu)中，流水線ADC具有高速度、高精度的特點(diǎn)，因此應(yīng)用于多個(gè)領(lǐng)域。隨著軟件無(wú)線電的發(fā)展以及半導(dǎo)體工藝的不斷升級(jí)，工業(yè)界對(duì)流水線ADC提出了新的要求，因此成為研究的熱點(diǎn)。
　　 流水線ADC包含兩部分，模擬電路與數(shù)字電路。模擬部分主要包括采樣保持電路以及后面的流水線轉(zhuǎn)換級(jí)，主要為倍乘DAC(Multiplyi

2、ng-DAC，MDAC)模塊。其中，運(yùn)放是重要組成部分，運(yùn)放的非理想特性會(huì)嚴(yán)重影響流水線ADC的性能。同樣地，數(shù)字校正電路成為流水線ADC中不可缺少的一部分，并發(fā)展出多種算法，例如注入抖動(dòng)的后臺(tái)校正算法、自適應(yīng)校正等。
　　 本文采用TSMC0.18μmCMOS混合信號(hào)工藝，設(shè)計(jì)了一款全差分、高增益、寬帶寬運(yùn)算放大器，適應(yīng)用于14位，100MSPS流水線ADC中的采樣保持電路。仿真指標(biāo)表明，運(yùn)放的增益為115dB，帶寬為1GHz

3、以上。最終的測(cè)試結(jié)果顯示，閉環(huán)帶寬為847.5MHz，輸入失調(diào)電壓小于20mV，滿足采樣保持電路的性能要求。該運(yùn)放的成功設(shè)計(jì)，對(duì)流水線轉(zhuǎn)換級(jí)電路中的運(yùn)放的設(shè)計(jì)亦具有指導(dǎo)意義。
　　 針對(duì)數(shù)字校正算法，本文研究了一種與輸入信號(hào)相關(guān)的注入抖動(dòng)的后臺(tái)校正算法，并對(duì)算法進(jìn)行了前端的數(shù)字設(shè)計(jì)，同時(shí)在Simulink中搭建了包含校正部分的流水線ADC的仿真模型，仿真結(jié)果顯示，帶有數(shù)字校正的流水線ADC，關(guān)鍵性指標(biāo)SNDR可以提升6dB，SF