面向無(wú)線基帶信號(hào)處理的加速器陣列單元設(shè)計(jì).pdf

1、隨著無(wú)線通信技術(shù)的不斷發(fā)展,通信標(biāo)準(zhǔn)和協(xié)議頻繁更新以滿足人們對(duì)高速數(shù)據(jù)傳輸?shù)男枨?。如?多核DSP以其強(qiáng)大的處理能力和高度的靈活性,已經(jīng)成為實(shí)現(xiàn)無(wú)線基帶信號(hào)處理的主流解決方案之一。然而目前對(duì)于面向無(wú)線基帶信號(hào)處理的多核DSP的研究,缺少標(biāo)準(zhǔn)的性能測(cè)試方法和評(píng)估程序集,而且需要進(jìn)一步挖掘DSP性能。本文在自研 DSP的基礎(chǔ)上,針對(duì)面向無(wú)線基帶信號(hào)處理的DSP系統(tǒng)進(jìn)行研究,旨在為其設(shè)計(jì)加速器陣列單元,為后續(xù)的深入研究提供一個(gè)測(cè)試和評(píng)估的基礎(chǔ)

2、平臺(tái)。本文的研究主要分為兩大部分:
　　一是在對(duì)當(dāng)前常用無(wú)線基帶信號(hào)處理的核心算法的復(fù)雜度進(jìn)行調(diào)研的基礎(chǔ)上,通過選取無(wú)線基帶信號(hào)處理中的典型應(yīng)用,設(shè)計(jì)并實(shí)現(xiàn)了一組基準(zhǔn)程序測(cè)試集,用于評(píng)價(jià)面向無(wú)線基帶信號(hào)處理的多核處理器的性能。同時(shí),對(duì)該組基準(zhǔn)程序測(cè)試集進(jìn)行了并行化分析和計(jì)算復(fù)雜度分析,并在x86平臺(tái)上進(jìn)行測(cè)試,提供運(yùn)行結(jié)果作為參考。
　　二是總結(jié)了國(guó)內(nèi)外針對(duì)無(wú)線基帶信號(hào)處理的解決方案,分析各種架構(gòu)的特點(diǎn)和發(fā)展趨勢(shì)。通過借鑒當(dāng)