基于ARM926EJ-S微處理器的存儲層次結(jié)構(gòu)設(shè)計與仿真.pdf

1、近年來，隨著物聯(lián)網(wǎng)被我國列為國家五大新興戰(zhàn)略性產(chǎn)業(yè)之一，并寫入“政府報告”，物聯(lián)網(wǎng)在我國受到了社會各界的極大關(guān)注。嵌入式系統(tǒng)技術(shù)作為物聯(lián)網(wǎng)的三大關(guān)鍵技術(shù)之一，對其進行的研究和設(shè)計有著很廣闊的市場應(yīng)用前景和實用價值。
　　ARM926EJ-S微處理器是ARM公司的一款高性價比的嵌入式微處理器，而基于ARM926EJ-S微處理器的存儲層次結(jié)構(gòu)的研究是整個嵌入式系統(tǒng)研究的重要部分，一定程度上來說，其存儲層次結(jié)構(gòu)的研究與設(shè)計對我國物聯(lián)網(wǎng)的

2、發(fā)展有著很大的推動作用。本文所做的主要工作如下：
　　1)首先對基于ARM926EJ-S微處理器的存儲層次結(jié)構(gòu)作了概括性的介紹，包括其內(nèi)部的主要組成模塊：內(nèi)存管理模塊(MMU)和高速緩存模塊(Cache)；
　　2)隨后重點研究了內(nèi)存管理模塊(MMU)、高速緩存模塊(Cache)和寫緩沖模塊，包括各個模塊的功能、設(shè)計要素和結(jié)構(gòu)，并使用Verilog硬件描述語言設(shè)計了各個模塊。在設(shè)計高速緩存模塊時，改變了傳統(tǒng)的寫回緩沖結(jié)構(gòu)，使