基于隨機(jī)事件的ARM926EJ-S片上系統(tǒng)軟硬件協(xié)同驗(yàn)證.pdf

1、隨著半導(dǎo)體制造工藝的進(jìn)步，工程師們可以在一個(gè)片上系統(tǒng)(SoC)上集成大量的IP(intelligent property)，使得驗(yàn)證成為集成電路設(shè)計(jì)中最重要的任務(wù)之一，System Verilog為片上系統(tǒng)的軟硬件協(xié)同驗(yàn)證提供全新的驗(yàn)證語言。做為IEEEStd.1800-2005標(biāo)準(zhǔn)，System Verilog提供了接口、類、斷言(assertion)、覆蓋率屬性(cover property)、覆蓋率組(coverage group

2、)等，加速了SoC的驗(yàn)證。
　　本文對(duì)深圳市國(guó)微電子股份有限公司的SM0625項(xiàng)目進(jìn)行驗(yàn)證，該項(xiàng)目利用ARM926EJ-S處理器，視頻圖像處理IP，中斷控制器，DMA控制，AMBA總線等來設(shè)計(jì)SoC芯片。對(duì)該SoC的功能驗(yàn)證，我們采取了一種基于隨機(jī)事件和覆蓋率分析的軟硬件協(xié)同驗(yàn)證的方案。在該方案中，以ARM926EJ-S為核心，控制軟硬件協(xié)同驗(yàn)證環(huán)境的軟件的工作，同時(shí)也負(fù)責(zé)與控制AMBA總線上的IP的通信。外部輸入到被驗(yàn)證IP的激

3、勵(lì)利用System Verilog來設(shè)計(jì)。本文主要利用“灰盒”驗(yàn)證的方法驗(yàn)證中斷控制器的工作。采用“灰盒”驗(yàn)證，就必須設(shè)計(jì)能夠用來做“灰盒”驗(yàn)證的激勵(lì)；對(duì)于功能覆蓋率的收集，我們利用System Verilog中的覆蓋率組(coverage group)和覆蓋率屬性(coverage property)來收集，對(duì)收集到的覆蓋率數(shù)據(jù)是一個(gè)時(shí)間的函數(shù)，在驗(yàn)證的工具上可以直觀的看到。在給定的驗(yàn)證周期內(nèi)，如果沒有達(dá)到驗(yàn)證所要的覆蓋率數(shù)據(jù)，則該調(diào)