FPGA網(wǎng)絡(luò)開發(fā)平臺的軟硬件協(xié)同設(shè)計與驗證.pdf

1、網(wǎng)絡(luò)開發(fā)平臺提供擴展網(wǎng)絡(luò)應(yīng)用所需的基本框架,包括網(wǎng)絡(luò)數(shù)據(jù)處理的基本模塊以及各種系統(tǒng)仿真支撐模塊。平臺使得用戶可以根據(jù)自己的需求快速建立系統(tǒng)原型,并由此在早期評估系統(tǒng)的可行性,縮短系統(tǒng)設(shè)計周期。本文首先分析了網(wǎng)絡(luò)開發(fā)平臺的相關(guān)工作和研究現(xiàn)狀;然后基于FPGA架構(gòu),根據(jù)系統(tǒng)硬件平臺定義系統(tǒng)的框架,并給出系統(tǒng)需求分析,定義系統(tǒng)功能模塊的接口信號和數(shù)據(jù)交互格式;最終構(gòu)建一個具有自主知識產(chǎn)權(quán)IP核的網(wǎng)絡(luò)開發(fā)平臺FPGA邏輯設(shè)計與驗證環(huán)境。該環(huán)境為

2、用戶提供吉比特線速率的網(wǎng)絡(luò)數(shù)據(jù)接口,使用戶進行二次開發(fā)時不必關(guān)心網(wǎng)絡(luò)底層協(xié)議的具體實現(xiàn),把設(shè)計重點轉(zhuǎn)向數(shù)據(jù)的處理。同時,系統(tǒng)還提供豐富的可重用的驗證任務(wù)支持,加速用戶的驗證工作。
　　 在系統(tǒng)設(shè)計過程中,根據(jù)所使用的網(wǎng)絡(luò)開發(fā)平臺硬件邏輯,針對系統(tǒng)實現(xiàn)的重點,描述PCI協(xié)議接口中添加的寄存器功能和組織,說明以太網(wǎng)協(xié)議接口和SRAM存儲結(jié)構(gòu)的詳細實現(xiàn)過程,并給出相應(yīng)的狀態(tài)機和狀態(tài)轉(zhuǎn)換表。同時,還描述了用戶功能擴展接口的具體信號和數(shù)據(jù)

3、格式,為用戶進行二次功能開發(fā)提供良好的設(shè)計接口。另外,針對異步信號有可能產(chǎn)生亞穩(wěn)態(tài)影響系統(tǒng)穩(wěn)定性的問題,本文提出改進級聯(lián)觸發(fā)器邊沿檢測的方法,設(shè)計了一種用于整個系統(tǒng)的異步信號處理模塊,解決常用的級聯(lián)觸發(fā)器同步異步時鐘域的信號,只能檢測脈沖的上下沿,不能檢測連續(xù)的脈沖信號的問題,提高了系統(tǒng)設(shè)計的穩(wěn)定性。
　　 本論文將SOC設(shè)計領(lǐng)域十分流行的協(xié)同設(shè)計方法及仿真驗證技術(shù)引入到系統(tǒng)的設(shè)計中,顯著提高了系統(tǒng)實體制做之前的開發(fā)驗證效率并保

4、證了實體制做的成功率。在系統(tǒng)驗證工作中采用直接向量測試法和隨機向量數(shù)據(jù)測試法生成激勵數(shù)據(jù)對系統(tǒng)進行驗證測試。
　　 系統(tǒng)采用層次化的驗證方法,模塊級的驗證與系統(tǒng)設(shè)計同步進行,驗證工作由模塊設(shè)計者完成,保證模塊級邏輯的正確性,并保證模塊級綜合后的時序能達到系統(tǒng)時序要求;接口級驗證包括PCI接口協(xié)議,IEEE802.3以太網(wǎng)接口協(xié)議,每個協(xié)議均按照系統(tǒng)需求實現(xiàn)各自協(xié)議的一部分并符合協(xié)議規(guī)范;系統(tǒng)級驗證利用系統(tǒng)提供的可重用驗證支撐模塊