基于VMM的SoC芯片軟硬件協(xié)同驗證平臺的研究與實現(xiàn).pdf

1、芯片設計和驗證是芯片前端開發(fā)最為重要的兩個方面，隨著SoC芯片規(guī)模的日益增加以及IP核復用技術的出現(xiàn)，使前端驗證成為SoC芯片開發(fā)難度較高和耗時最長的階段。通常對芯片的設計和驗證工作同時進行：驗證階段需要分解測試點，搭建驗證環(huán)境，選擇驗證方法，編寫測試用例。在芯片設計RTL代碼完成之后，對設計的驗證也要相應的收斂以保證芯片功能的驗證完備。目前SoC芯片驗證的難點在于如何建立一套適應芯片的軟硬件協(xié)同驗證平臺，并能夠保證驗證環(huán)境的可重用性和

2、高效性。
　　本文基于一種SoC VoIP語音芯片前端開發(fā)階段的需求，在深入分析了該芯片的功能需求和設計實現(xiàn)之后，提出了詳細的驗證方案，分解具體的驗證測試點，并結合該種芯片的特點，搭建了軟硬件協(xié)同驗證環(huán)境，給出了驗證算法，實現(xiàn)了該芯片的完備驗證。
　　本課題的主要內容為：
　　1.采用VMM方法學搭建驗證環(huán)境，給出了如何搭建可重用單元驗證環(huán)境的方法，該方法構建的驗證環(huán)境同時具有可自測性。
　　2.完成單元驗證環(huán)境

3、到系統(tǒng)硬件驗證環(huán)境的搭建，給出系統(tǒng)硬件驗證環(huán)境的搭建的方法，并引進斷言到環(huán)境中。
　　3.完成軟件驗證環(huán)境的搭建，建立兩種軟件的調度與管理機制，并將軟件嵌入到驗證環(huán)境。
　　4.采用多種腳本的配合將軟件驗證環(huán)境和硬件驗證環(huán)境協(xié)同起來進行芯片的驗證，結合芯片自身的特點，給出相應的驗證算法。
　　5.RTL設計代碼綜合成網(wǎng)表文件，并完成可測性設計（Design For Testability）、布局布線（Place& Ro