銅互連芯片基材的摩擦電化學(xué)性能研究.pdf

1、信息產(chǎn)業(yè)飛速發(fā)展對(duì)芯片性能要求越來越高,通過Cu/低k介質(zhì)多層互連工藝提高芯片集成度和運(yùn)行速度得到各國學(xué)者的認(rèn)可,但低 k介質(zhì)的引入為互連層的全局平坦化工藝帶來了挑戰(zhàn),傳統(tǒng)的化學(xué)機(jī)械平整化(CMP)工藝在平坦化過程存在較高的正壓力,容易引起介質(zhì)層剝離,降低芯片成品率。電化學(xué)機(jī)械平坦化(ECMP)工藝因?yàn)榭梢栽谛≥d荷(小于1.0 psi)、無磨粒、無氧化劑條件下進(jìn)行,特別適合面向下一代芯片Cu/低k互連結(jié)構(gòu)的平整化要求。
　　本文針

2、對(duì)微電子基材銅和硅進(jìn)行了摩擦電化學(xué)實(shí)驗(yàn)研究,根據(jù)材料在不同電解液中的腐蝕鈍化特性,對(duì)平坦化工藝電解液進(jìn)行了優(yōu)化,并在模擬 ECMP過程得到了良好的材料去除率和表面質(zhì)量。
　　針對(duì)銅,實(shí)驗(yàn)以有機(jī)膦酸(HEDP)為絡(luò)合劑,采用交流阻抗譜法研究了苯并三氮唑(BTA)濃度、氯離子濃度及極化條件對(duì)銅陽極鈍化膜形成的影響,選出了最適合鈍化膜形成的電解液配方及極化條件。通過在該電解液中的 ECMP模擬實(shí)驗(yàn),對(duì)銅 ECMP工藝進(jìn)行了優(yōu)化,最優(yōu)工藝

3、條件下的極化電勢(shì)與最適合鈍化膜形成的電勢(shì)相同,表明良好的鈍化膜是 ECMP工藝的關(guān)鍵。針對(duì)鈍化膜形成機(jī)理的研究結(jié)果表明鈍化過程首先從局部某點(diǎn)開始,隨后鈍化點(diǎn)數(shù)量增多、擴(kuò)展并連成一片。實(shí)驗(yàn)結(jié)合電化學(xué)測(cè)試方法及 X射線光電子能譜分析,認(rèn)為加入適量氯離子有利于鈍化膜的形成,這在循環(huán)伏安法曲線中表現(xiàn)為Cu2O還原峰的增大,在XPS所得結(jié)果中表現(xiàn)為鈍化膜成分中 N元素的原子百分比增大,無 Cu(II)衛(wèi)星峰。銅ECMP工藝材料去除以電化學(xué)與機(jī)械的