基于SOPC的數(shù)據(jù)采集處理示波器系統(tǒng)的設計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩69頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、本文采用了一種新的設計方式，設計實現(xiàn)了一種基于SOPC的數(shù)據(jù)采集處理示波器系統(tǒng)。基于FPGA和IPCores的SOPC設計、數(shù)據(jù)采集、數(shù)據(jù)存儲與處理、數(shù)據(jù)波形的實時顯示以及串口通訊是整個系統(tǒng)中的關鍵技術。本系統(tǒng)采用Harvard體系結構，雙總線：IBM的工業(yè)標準-片上外設總線(OPB)和本地存儲器總線(LMB)。在FPGA中嵌入了32位微處理器IPCore(MicroBlaze)，MicroBlaze通過OPB總線訪問控制外圍設備，實現(xiàn)

2、了數(shù)據(jù)采集、大量數(shù)據(jù)存儲和處理、驅動LCD實時顯示采集數(shù)據(jù)波形以及通過串口與PC機通訊等功能。系統(tǒng)主時鐘頻率50mHz，工作電壓為1.8v/3.3v，65msps采樣率的數(shù)據(jù)采集，串口通訊波特率為19200bps，采用JTAG下載接口電路實現(xiàn)FPGA配置下載。研究系統(tǒng)設計具有較高的運行速度、高可靠性、低功耗、設計花費較低，設計周期較短等性能優(yōu)勢。系統(tǒng)還具備軟硬件在系統(tǒng)可編程能力和強大的實時處理能力，這是當前同類產品不具備的功能。

3、 對軟硬件協(xié)同設計方法學和IP設計復用技術進行了討論。從硬件/軟件協(xié)同設計的角度出發(fā)，按照“自頂向下”和“自底向上”相結合的設計方法，分別從硬件平臺和軟件平臺的構造入手，實現(xiàn)整個嵌入式系統(tǒng)開發(fā)平臺的構建。在設計中充分利用了EDK中提供的IPCore資源，同時也對IPCore的設計語言(VHDL語言)、設計規(guī)范和準則進行了研究，使用VHDL語言在行為級對系統(tǒng)進行了描述，作為設計輸入文件。采用C語言編寫了LCD驅動程序以及數(shù)據(jù)接收、存儲、處

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論