基于sigma-delta調(diào)制的頻率綜合器雜散抑制技術(shù)研究.pdf

1、基于 sigma-delta調(diào)制的小數(shù)分頻頻率綜合器因其能實(shí)現(xiàn)精細(xì)的頻率步進(jìn)和好的噪聲性能而得到廣泛的研究和應(yīng)用。本論文重點(diǎn)關(guān)注基于 sigma-delta調(diào)制的小數(shù)分頻鎖相環(huán)中出現(xiàn)的小數(shù)雜散問(wèn)題及抑制小數(shù)雜散的方法。論文的主要工作如下：
　　1.論文詳細(xì)分析了適合于鎖相環(huán)的一階sigma-delta調(diào)制器并由此導(dǎo)出噪聲整形效果更好的（MultistAge noise SHaping）MASH結(jié)構(gòu)。分析MASH的級(jí)數(shù)及輸入的數(shù)據(jù)位

2、寬變化對(duì)小數(shù)分頻模塊輸出的相噪等性能的影響。最終分析得出，采用48bit位寬輸入的MASH1-1-1結(jié)構(gòu)時(shí)，輸出序列得到的綜合指標(biāo)更優(yōu)。
　　2.由于小數(shù)分頻中采用的sigma-delta調(diào)制器是一個(gè)有限狀態(tài)機(jī)，其輸出序列存在周期性。這是小數(shù)分頻鎖相環(huán)輸出產(chǎn)生小數(shù)雜散的根本原因。本論文對(duì)sigma-delta調(diào)制器的周期性做了詳細(xì)的理論分析并導(dǎo)出定位輸出頻譜中小數(shù)雜散的公式。大量的頻譜測(cè)試結(jié)果表明，公式計(jì)算結(jié)果與小數(shù)雜散在頻譜中出

3、現(xiàn)的位置完全吻合。
　　3.針對(duì)小數(shù)分頻鎖相環(huán)輸出存在的雜散問(wèn)題，本論文首先對(duì)已有文獻(xiàn)中提到的兩類雜散抑制算法（確定性方法（Deterministic Methods）和擾動(dòng)性方法（Stochastic Methods））進(jìn)行對(duì)比和分析。其中，確定性方法通過(guò)延長(zhǎng) sigma-delta調(diào)制器輸出序列的周期以抑制小數(shù)雜散。對(duì)比和分析證明，確定性方法硬件成本高、雜散抑制效果不明顯，其實(shí)用價(jià)值不高。而擾動(dòng)性方法通過(guò)在 sigma-del

4、ta調(diào)制器中疊加隨機(jī)抖動(dòng)以打破輸出序列的周期。擾動(dòng)性方法實(shí)現(xiàn)簡(jiǎn)單，硬件成本低，雜散抑制效果好于確定性方法。但是，這類方法仍然存在不同的缺點(diǎn)，且大部分頻點(diǎn)上只能抑制掉部分小數(shù)雜散。綜上，上述方法均不能夠非常有效的解決小數(shù)雜散問(wèn)題。
　　4.通過(guò)已有的擾動(dòng)性算法的分析，論文提出一種新的雜散抑制方法。并將新方法與已有的方法進(jìn)行對(duì)比。通過(guò)大量仿真驗(yàn)證發(fā)現(xiàn)，這種結(jié)構(gòu)對(duì)雜散的抑制效果優(yōu)于已有的方法。
　　5.本論文在FPGA中完成MAS