高質(zhì)量Si基Ge材料外延生長及其MOS結(jié)構(gòu)界面特性研究.pdf

1、Si基Ge材料具有較高的載流子遷移率，并且與傳統(tǒng)硅工藝相兼容，是未來制備先進(jìn)CMOS器件和Si基光電子器件的理想材料之一。然而，由于Si與Ge之間品格失配度大，在Si襯底上外延生長高質(zhì)量的Ge材料仍然是一個重大的挑戰(zhàn)。在GeMOS器件的制備過程中，柵介質(zhì)/Ge界面處極易形成鍺氧化物(GeOx),引入較高的界面態(tài)，使器件性能退化。因此，研究高質(zhì)量Si基Ge材料外延生長和控制柵介質(zhì)/Ge界面態(tài)技術(shù)對制備高性能Si基GeMOS器件具有重要的意

2、義。
　　 本論文首先采用UHv/CVD系統(tǒng)，在Si襯底上外延生長出高質(zhì)量的Ge材料，研究了降低Ge外延層位錯密度的方法及機(jī)理；在此基礎(chǔ)上，利用熱氧化Si蓋帽層制備出具有不同物理界面的Si基GeMOS結(jié)構(gòu)，研究了氧化物/Ge的界面物理改性對其電學(xué)特性的影響，主要研究內(nèi)容如下：
　　 1.提出采用低溫相干Ge島緩沖層，結(jié)合SiGe/Ge多量子阱插層技術(shù)在Si襯底上外延生長高質(zhì)量Ge材料的方法。研究低溫Ge緩沖層和SiGe/

3、Ge多量子阱在降低Ge材料位錯密度和提高表面平整性等方面的作用機(jī)理。制備的Si基Ge外延層(880nm)的位錯密度低至1.49×106cm-2，表面粗糙度RMS僅為0.45nm。此外，還研究了高溫退火對Si基Ge材料光學(xué)性質(zhì)及位錯密度的影響。
　　 2.研究了Si基Ge村料的原位摻雜技術(shù)。以B2H6和PH3為源氣體，探索了摻雜源氣體流量對Ge生長速率、樣品表面形貌及摻雜濃度的影響。結(jié)果表明摻雜時Ge的生長速率變小，樣品表面粗糙度

4、略有增加，摻雜濃度隨源氣體流量近線性增加。
　　 3.研究了氧化物/Ge的界面物理改性對其電學(xué)特性的影響機(jī)理。在高質(zhì)量的Si基Ge材料上生長約2.0nm的Si蓋帽層，通過改變熱氧化Si蓋帽層溫度和時間，制備出具有不同物理界面的Si基GeMOS結(jié)構(gòu)，研究了氧化物界面物理性質(zhì)及相應(yīng)的電學(xué)特性。結(jié)果表明界面處GeOx的存在會引入氧化物陷阱電荷和界面陷阱電荷，引起較大的C-V回線差和高界面態(tài)。在氧化物/Ge界面處保留一薄層Si，可以有效