高可靠性嵌入式仿真測試平臺的硬件邏輯設計.pdf_第1頁
已閱讀1頁，還剩69頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著嵌入式系統(tǒng)的廣泛應用,嵌入式系統(tǒng)軟件的質量備受關注。仿真測試技術融合了仿真和測試的特點,是一種保證嵌入式系統(tǒng)軟件質量的有效途徑。本課題在研究了嵌入式軟件特點及仿真測試技術的基礎上,參考現(xiàn)有的嵌入式仿真平臺和技術成果,提出了獨有的嵌入式仿真平臺的設計思路和實現(xiàn)架構。該平臺采用了分層次的分布式多前端結構,并且前端采用模塊化的設計原則。通過平臺程序的運行,該平臺可以提供諸多數(shù)字接口、通信接口及控制接口,具有較強的通用性和擴展性,解決了嵌入

2、式軟件測試通用性差的難題。
　　 本論文的研究重點是測試平臺中的兩個重要測試前端——仿真I/O測試前端和高速數(shù)據(jù)通信測試前端的FPGA設計實現(xiàn)。其中,仿真I/O測試前端是基于XilinxVirtex_ⅡPro系列開發(fā)板構建的小型SOPC系統(tǒng),FPGA內嵌的PowerPC處理器負責接收、解析上位機指令并進行任務調度,FPGA控制接口邏輯模塊實現(xiàn)任務的具體執(zhí)行。仿真I/O測試前端通過軟硬件協(xié)同設計方法為待測系統(tǒng)提供靈活的接口類型及時

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論