實時信號分析儀中PXIE高速接口的設計與實現.pdf_第1頁
已閱讀1頁，還剩93頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、實時信號分析儀是無線通信、航空、導航等領域中廣泛使用的一種測試儀器。數字化、寬頻帶、高分辨率已成為實時信號分析儀的發(fā)展趨勢,這要求數據總線具備高傳輸帶寬,高穩(wěn)定性和可靠性。PXIE(面向儀器的PCIE總線擴展)是現在主流的儀器總線技術,PCI Express v2.0達到5.0Gb/s的傳輸速率,PCIE差分串行傳輸和糾錯機制有力的保證了數據傳輸的質量。
　　本文采用PXIE來實現實時信號分析儀中大量數據的高速穩(wěn)健傳輸。要完成設計

2、首先需要對PXIE硬件規(guī)范和PCIE傳輸協(xié)議作深入的理解;再通過需求分析,給出PXIE高速接口的總體方案設計,并結合PXIE總線的實現方式,設計以FPGA為主體器件的詳細硬件實現方案,以及為實現數據高速傳輸,確立了PXIE傳輸協(xié)議、DMA控制器和高速緩存的邏輯設計方案;然后根據硬件實現方案,使用Cadence軟件作了詳細電路圖設計,設計的主要考慮因素是系統(tǒng)性能、功耗和集成度;最后根據邏輯設計方案,使用ISE14.2綜合開發(fā)平臺完成PXI

3、E傳輸協(xié)議、DMA控制器和高速緩存的各模塊詳細邏輯設計和RTL級代碼編寫。其中DMA控制器和高速緩存的邏輯設計是本文重中之重。本文實現了PIO、DMA和中斷這三種數據傳輸方式。使用FIFO、RAM和DDR3這三種方式來完成不同類數據的緩存。
　　在板卡硬件調試完成后,搭建 FPGA邏輯調試平臺,對邏輯設計部分使用Xilinx ISE14.2綜合開發(fā)平臺自帶的Chipscope軟件進行在線調試驗證,主要包括高速接口的PIO功能、DM

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論