針對(duì)指令的可重構(gòu)片上統(tǒng)一存儲(chǔ)架構(gòu)研究.pdf

1、隨著集成電路設(shè)計(jì)水平的提高和CMOS工藝技術(shù)的發(fā)展,片上系統(tǒng)(Syst em on Chip,SoC)的集成度和工作主頻不斷提升,處理器與主存速度差異也不斷增大。存儲(chǔ)架構(gòu)已經(jīng)成為SoC系統(tǒng)性能、功耗和成本的瓶頸。多級(jí)存儲(chǔ)層次(Memory Hierarchy)利用程序的局部性特征,通過減少對(duì)較低存儲(chǔ)層次的訪問緩解了存儲(chǔ)墻(Memory Wall)問題。但傳統(tǒng)的靜態(tài)片上存儲(chǔ)層次難以同時(shí)滿足嵌入式系統(tǒng)對(duì)芯片性能和功耗的要求。因此,本文探索一

2、種動(dòng)態(tài)可重構(gòu)的片上存儲(chǔ)層次,通過恰當(dāng)?shù)馁Y源分配策略最大限度的利用片上存儲(chǔ)器資源,在不損失系統(tǒng)性能的前提下達(dá)到降低系統(tǒng)功耗的目的。
　　 本文研究一種新型的針對(duì)指令的可重構(gòu)片上統(tǒng)一存儲(chǔ)器(Reconfigurable on-chip unified Memory,RcfgMem),能通過配置信息實(shí)現(xiàn)RcfgMem中Cache和SPM的相互轉(zhuǎn)換,并實(shí)現(xiàn)了一套基于Cache相變行為圖的動(dòng)態(tài)配置管理算法。通過分析Cache利用率及指令段

3、在Cache中的行為,將Cache中利用率不高的Bank配置為SPM,并將訪問量較大的程序熱點(diǎn)以及容易引起Cache沖突的指令段通過內(nèi)存管理單元映射到重構(gòu)后的SPM中；當(dāng)程序?qū)ache關(guān)聯(lián)度要求較高時(shí),將SPM重構(gòu)為Cache以保證Cache的命中率。為了滿足程序執(zhí)行不同階段對(duì)片上存儲(chǔ)資源的需求,本文對(duì)程序的執(zhí)行特征進(jìn)行研究并采用了一種基于程序跳轉(zhuǎn)塊的程序階段動(dòng)態(tài)監(jiān)測(cè)與預(yù)測(cè)技術(shù)。通過對(duì)程序階段的預(yù)測(cè)實(shí)現(xiàn)RcfgMem配置信息的快速上下

4、文切換,縮短了重構(gòu)時(shí)間。
　　 依據(jù)上述設(shè)計(jì),本文對(duì)多個(gè)基準(zhǔn)測(cè)試程序進(jìn)行優(yōu)化,并進(jìn)行了分析和對(duì)比。實(shí)驗(yàn)結(jié)果表明,采用本文提出的優(yōu)化策略,使用4K Bytes的RcfgMem對(duì)程序指令段進(jìn)行優(yōu)化,相比4K Bytes四路組關(guān)聯(lián)的Cache,在保證系統(tǒng)性能的前提下,系統(tǒng)能耗平均降低15.98％,最高降低34.03％。相比于8KBytes四路組關(guān)聯(lián)與16K Bytes四路組關(guān)聯(lián)的Cache,能耗分別平均降低12.49％和10.98％。