基于多處理器的數(shù)字電路系統(tǒng)設(shè)計和實(shí)現(xiàn).pdf

1、伴隨著嵌入式技術(shù)的發(fā)展，數(shù)字信號處理器(DSP)在通訊、計算機(jī)等中得到了廣泛的應(yīng)用。但由于現(xiàn)代雷達(dá)、聲納信號處理運(yùn)算量大，實(shí)時性強(qiáng)，所以用單片DSP處理器已經(jīng)很難滿足系統(tǒng)的要求。因此，采用多片DSP構(gòu)成并行處理系統(tǒng)來實(shí)現(xiàn)實(shí)時數(shù)字信號處理變得越來越重要。
　　 本文簡要概括了數(shù)字信號處理的理論基礎(chǔ)和基本結(jié)構(gòu)，并針對接收機(jī)系統(tǒng)的數(shù)字化處理，提出了基于多DSP并行處理的系統(tǒng)設(shè)計思想。利用網(wǎng)絡(luò)技術(shù)，采用多個處理器芯片，設(shè)計了一個基于數(shù)字

2、電路系統(tǒng)的硬件平臺。該系統(tǒng)采用了兩片DSP并行工作；通過FPGA實(shí)現(xiàn)A/D轉(zhuǎn)換的自動控制和采集；并運(yùn)用FIFO實(shí)現(xiàn)DSP和ARM間的通訊；在此基礎(chǔ)上，對各部分電路的關(guān)鍵設(shè)計作出了分析和研究，并運(yùn)用相應(yīng)的測試方法驗證方案的正確性。本文所采用的思想和設(shè)計的方法，具有一定的通用性，對與多處理器相關(guān)的應(yīng)用都有一定的借鑒意義。
　　 測試結(jié)果表明，在用數(shù)字電路系統(tǒng)將接收機(jī)數(shù)字化后，其采集的精確度和準(zhǔn)確度都得到了進(jìn)一步的提高。