基于CPCI總線的數(shù)字接收機(jī)測試系統(tǒng)硬件設(shè)計(jì).pdf

1、隨著衛(wèi)星通信、移動(dòng)通信、電視廣播、雷達(dá)、電子戰(zhàn)系統(tǒng)朝著數(shù)字化發(fā)展的趨勢(shì)，數(shù)字接收機(jī)得到了廣泛的應(yīng)用，因此對(duì)數(shù)字接收機(jī)的性能提出了更高的要求。本課題的目的是設(shè)計(jì)一個(gè)測試系統(tǒng)能夠?qū)?shù)字接收機(jī)中模數(shù)轉(zhuǎn)換（ADC）電路的性能參數(shù)進(jìn)行測試，本文的內(nèi)容是設(shè)計(jì)和實(shí)現(xiàn)該測試系統(tǒng)的硬件平臺(tái)，硬件平臺(tái)的作用是通過光纖接口接收ADC采樣數(shù)據(jù)，進(jìn)行大容量緩存并通過緊湊型外設(shè)互連標(biāo)準(zhǔn)（CPCI）總線上傳到計(jì)算機(jī)進(jìn)行ADC性能測試。
　　首先，本文介紹了硬件

2、平臺(tái)中采用的關(guān)鍵技術(shù)例如CPCI總線傳輸技術(shù)和光纖傳輸技術(shù)的發(fā)展?fàn)顩r，同時(shí)介紹了系統(tǒng)實(shí)現(xiàn)的基本功能和主要的測試指標(biāo)。
　　其次，介紹了系統(tǒng)硬件平臺(tái)的設(shè)計(jì)方案。為了實(shí)現(xiàn)對(duì)高速光纖數(shù)據(jù)的接收，設(shè)計(jì)了四路光纖通道，其中兩路使用單模光模塊，另外兩路使用多模光模塊，每路數(shù)據(jù)率都高達(dá)2.5Gpbs。利用兩片DDR2存儲(chǔ)芯片緩存大容量的高速光纖數(shù)據(jù)，最大存儲(chǔ)容量達(dá)到2Gb。采用CPCI總線技術(shù)實(shí)現(xiàn)硬件平臺(tái)與計(jì)算機(jī)間的數(shù)據(jù)通信，同時(shí)本設(shè)計(jì)采用集成

3、了多路高速收發(fā)器的高性能FPGA，高速收發(fā)器能夠把光模塊輸入的高速串行數(shù)據(jù)解串為低速并行數(shù)據(jù)，方便DDR2的存儲(chǔ)。
　　然后，本文介紹了系統(tǒng)的FPGA邏輯設(shè)計(jì)方案。FGPA邏輯方案設(shè)計(jì)詳細(xì)介紹了各個(gè)功能模塊的FPGA邏輯設(shè)計(jì)包括：CPCI總線的FPGA邏輯設(shè)計(jì)、DDR2的FPGA邏輯設(shè)計(jì)、高速收發(fā)器的FPGA邏輯設(shè)計(jì)、數(shù)據(jù)校準(zhǔn)單元、數(shù)據(jù)解包單元等。
　　最后，本文給出了每個(gè)模塊的調(diào)試結(jié)果以及系統(tǒng)整體聯(lián)合調(diào)試的測試結(jié)果，測試結(jié)