高斯隨機(jī)數(shù)發(fā)生器的研究與設(shè)計(jì).pdf

1、高斯隨機(jī)數(shù)序列廣泛地運(yùn)用于通信系統(tǒng)、金融建模、經(jīng)濟(jì)學(xué)仿真和分子動(dòng)力學(xué)等領(lǐng)域。在通信系統(tǒng)中，經(jīng)常碰到的噪聲之一就是高斯白噪聲。通過采用高斯隨機(jī)數(shù)序列對高斯白噪聲進(jìn)行建模，就可以通過仿真來研究通信信道的性能。 基于軟件實(shí)現(xiàn)的高斯隨機(jī)數(shù)發(fā)生器的研究已經(jīng)有悠久的歷史，但是基于硬件實(shí)現(xiàn)的高斯白噪聲發(fā)生器的研究比較少。近年來，隨著可編程邏輯器件的發(fā)展以及硬件仿真工具性能的提高，使得基于硬件實(shí)現(xiàn)的高斯隨機(jī)數(shù)發(fā)生器有了很好的研究平臺。

2、現(xiàn)有基于硬件實(shí)現(xiàn)的高斯隨機(jī)數(shù)序列發(fā)生器大部分都是基于線性反饋移位寄存器及其簡單變形所產(chǎn)生的均勻隨機(jī)數(shù)序列的?？墒窃缭?981年的時(shí)候，有學(xué)者就指出了線性反饋移位寄存器是最糟糕的均勻隨機(jī)數(shù)發(fā)生器，但是大多數(shù)人都貪圖其實(shí)現(xiàn)結(jié)構(gòu)簡單，都忽略了這一缺點(diǎn)。 本文采用細(xì)胞自動(dòng)機(jī)來實(shí)現(xiàn)高斯隨機(jī)數(shù)發(fā)生器。與線性反饋移位寄存器等其它方法相比，細(xì)胞自動(dòng)機(jī)最大優(yōu)勢在于其特有的適合VLSI實(shí)現(xiàn)之組成單元的簡單規(guī)則性、單元之間的局部互連性和信息處理的高度

3、并行性等。實(shí)驗(yàn)證明，基于細(xì)胞自動(dòng)機(jī)產(chǎn)生的均勻隨機(jī)數(shù)序列在周期相等情況下其硬件實(shí)現(xiàn)的性能明顯優(yōu)于基于線性反饋移位寄存器產(chǎn)生的均勻隨機(jī)數(shù)序列。 本文先采用細(xì)胞自動(dòng)機(jī)代替?zhèn)鹘y(tǒng)的線性反饋移位寄存器產(chǎn)生高斯隨機(jī)數(shù)序列，然后再結(jié)合經(jīng)典的Box—Muller算法、中心極限定理，產(chǎn)生出較為理想的高斯隨機(jī)數(shù)序列。Matlab仿真表明，其樣本均值為0.00421，方差為1.00046。不僅如此，其所產(chǎn)生的高斯隨機(jī)數(shù)序列對于高斯分布尾部的那些序列的產(chǎn)

4、生也是很好的，可以達(dá)到7.8σ以上的效果，已接近8.2σ的理論值。本文還進(jìn)一步改進(jìn)了細(xì)胞自動(dòng)機(jī)的結(jié)構(gòu)，設(shè)計(jì)實(shí)現(xiàn)了基于32單元的可編程細(xì)胞自動(dòng)機(jī)以產(chǎn)生高斯隨機(jī)數(shù)序列。通過MATLAB仿真，測得其性能可以達(dá)到樣本均值為0.02456，方差為1.08941。雖然與理想值還是有一定的差距，但是也比基于LFSR產(chǎn)生的高斯隨機(jī)序列的性能好。 另外，本文基于Wallace算法，提出一種新的有利于Wallace算法實(shí)現(xiàn)的硬件結(jié)構(gòu)來產(chǎn)生高斯隨機(jī)數(shù)

5、，此種算法沒有涉及到復(fù)雜的運(yùn)算，更有利于硬件的實(shí)現(xiàn)。而且試驗(yàn)仿真數(shù)據(jù)表明，基于Wallace算法實(shí)現(xiàn)的高斯隨機(jī)數(shù)發(fā)生器所產(chǎn)生的高斯隨機(jī)數(shù)序列不僅所占有的硬件資源是最少的，而且其性能也為最優(yōu)(與本文提出的基于細(xì)胞自動(dòng)機(jī)的高斯隨機(jī)數(shù)發(fā)生器相比)，其樣本均值為-0.00181，方差為1.0007，已經(jīng)很接近理想的高斯隨機(jī)數(shù)的統(tǒng)計(jì)特性。而本文提出的硬件結(jié)構(gòu)的實(shí)現(xiàn)，更優(yōu)化了Wallace算法關(guān)聯(lián)性較強(qiáng)的內(nèi)在的缺陷。最后，分別以Xilinx公司的V