“Garfield”芯片Cycle級精度指令集模擬器實現與優(yōu)化.pdf

1、隨著面向特定應用的系統(tǒng)集成芯片(Application-SpecificSoC)的大量涌現，如何對基于SoC芯片開發(fā)的應用軟件進行性能優(yōu)化，變得越來越重要。硬件模擬器作為仿真特定硬件設備的軟件，可用于模擬軟件在特定硬件上的執(zhí)行過程。因其簡單、快速的優(yōu)點在應用軟件設計過程中得到廣泛應用。在硬件模擬器中，Cycle級精度的指令集模擬器尤為重要，它可以對CPU執(zhí)行程序的過程進行精確模擬，統(tǒng)計出的數據可以為應用軟件的設計和優(yōu)化提供幫助。

2、 “Garfield”芯片是一款基于ARM7TDMI內核實現的SoC芯片，它可以廣泛應用于嵌入式設備領域，譬如MP3，PDA，手持電話等。本文提出了一套針對“Garfield”芯片的具有Cycle級精度的硬件模擬器.為了加速基于“Garfield”芯片實現的應用軟件開發(fā)，本文的模擬器在對ARM指令集模擬的基礎上，通過對各種指令Cycle數目的分析和芯片存儲器接口的建模，實現了“Garfield”芯片的Cycle級精度模擬.而且，通過圖形

3、用戶界面，用戶可以很方便的調試應用軟件，并精確分析應用軟件的運行性能.作為擴展，該模擬器還可以配合硬件開發(fā)，作為系統(tǒng)功耗優(yōu)化研究的基礎平臺。 本文的具體工作包括：Cycle級精度ARM7TDMI指令集模擬器的實現和優(yōu)化；內存控制器接口的設計和實現，提出了外設統(tǒng)一接口的設計和中斷控制器的設計；以及模擬器用戶界面的設計和實現。最后將實驗結果同ARM公司提供的模擬器ARMulator試驗結果進行對比，在沒有存儲器延遲的情況下，結果完全