多FPGA系統(tǒng)的關(guān)鍵問題及應(yīng)用研究.pdf

1、多FPGA系統(tǒng)在系統(tǒng)結(jié)構(gòu)中包含多片F(xiàn)PGA，且各片F(xiàn)PGA之間的互連遵從一定的拓撲結(jié)構(gòu)。數(shù)字系統(tǒng)采用多片F(xiàn)PGA來構(gòu)造的原因主要有：系統(tǒng)太大，用一片F(xiàn)PGA無法實現(xiàn)：不斷擴展的電子應(yīng)用領(lǐng)域，如3G LTE無線部署、由FPGA構(gòu)造的超級計算機(如在愛丁堡大學(xué)制造的名為Maxwell的計算機)等；作為專用集成電路設(shè)計的樣機；某些特殊領(lǐng)域的應(yīng)用，如在數(shù)字陣列雷達接收機中的應(yīng)用等。
　　 研究多FPGA系統(tǒng)的關(guān)鍵技術(shù)、構(gòu)建多FPGA系統(tǒng)

2、、探討多FPGA系統(tǒng)的具體應(yīng)用均具有重要意義。本文的研究工作體現(xiàn)在以下幾個方面：
　　 ①在比較全面總結(jié)文獻資料的基礎(chǔ)上，闡述多FPGA系統(tǒng)的概念、多FPGA系統(tǒng)的應(yīng)用領(lǐng)域、多FPGA系統(tǒng)的應(yīng)用研究現(xiàn)狀、多FPGA系統(tǒng)的開發(fā)流程、多FPGA系統(tǒng)研究和開發(fā)的必要性。
　　 ②研究多FPGA系統(tǒng)的系統(tǒng)結(jié)構(gòu)，包括多FPGA系統(tǒng)的互連結(jié)構(gòu)和多FPGA系統(tǒng)的的配置結(jié)構(gòu)。分析幾種常見的多FPGA系統(tǒng)的互連結(jié)構(gòu)，指出其結(jié)構(gòu)特點；對于多

3、FPGA系統(tǒng)的配置結(jié)構(gòu)，主要分為分散配置結(jié)構(gòu)和集中配置結(jié)構(gòu)兩種基本類型。當(dāng)前，由于大容量的FPGA多采用球柵陣列(BGA：Ball Grid Array)等高密度封裝技術(shù)，在有效減少封裝面積、提高可靠性和降低芯片成本的同時，還可為用戶提供更多的引腳，這在一定程度上緩解了FPGA管腳資源不足的問題，同時，由于廣泛采用多層板技術(shù)，使得相距較遠的FPGA之間的互連可以通過在不同的板層布線來較為容易的實現(xiàn)，系統(tǒng)構(gòu)建時其互連結(jié)構(gòu)的設(shè)計應(yīng)基于這些特

4、點。在系統(tǒng)配置結(jié)構(gòu)的選擇上，由于使用單配置芯片的集中配置結(jié)構(gòu)在硬件成本、PCB實現(xiàn)、配置管理、實驗調(diào)試等方面比使用多個配置芯片的分散結(jié)構(gòu)更具優(yōu)勢，應(yīng)成為系統(tǒng)設(shè)計的首選。
　　 ③系統(tǒng)研究多FPGA系統(tǒng)的邏輯分割算法。研究幾種典型的分割算法：KL算法、FM算法、神經(jīng)網(wǎng)絡(luò)算法、遺傳算法、集合覆蓋算法以及基于虛擬連接技術(shù)的時分復(fù)用算法。針對電路結(jié)構(gòu)中若存在反饋，當(dāng)反饋總時延大于系統(tǒng)容忍值時，將會出現(xiàn)邏輯錯誤，提出一種通過改進傳統(tǒng)遺傳算

5、法的適應(yīng)性函數(shù)，以解決這一問題的方法。
　　 ④多FPGA系統(tǒng)的配置和時鐘同步方案研究在第四章進行，以一多FPGA系統(tǒng)的實驗系統(tǒng)開發(fā)為例，提出一種小規(guī)模多FPGA系統(tǒng)的配置方案，實現(xiàn)一種基于DLL的多FPGA系統(tǒng)時鐘同步方法。
　　 ⑤研究基于脈沖積累以改善脈沖雷達檢測性能的方法，提出一種基于FPGA的數(shù)字化實現(xiàn)方案，并進行工程實現(xiàn)。
　　 ⑥分析多FPGA系統(tǒng)用于數(shù)字陣列雷達接收機設(shè)計的可行性和技術(shù)優(yōu)勢，并就其