2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩67頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、從二十世紀(jì)開始,世界步入了信息化飛速發(fā)展的階段,無線通信技術(shù)得到快速發(fā)展,在中繼通訊、衛(wèi)星通訊、雷達(dá)、電子對(duì)抗及制導(dǎo)武器中都有著廣泛的應(yīng)用。隨著無線通信系統(tǒng)在民用和軍用上地位的提高,現(xiàn)代無線通信電子系統(tǒng)對(duì)頻率源的精度、頻率分辨率、轉(zhuǎn)換時(shí)間和頻譜純度等指標(biāo)提出了越來越高的要求。本課題基于DDS激勵(lì)PLL的組合結(jié)構(gòu)設(shè)計(jì)一款S波段寬頻帶低相噪低雜散的頻率合成器。
  本文首先講述了頻率合成技術(shù)的概念,回顧了頻率合成技術(shù)的發(fā)展歷程,介紹了

2、在頻率合成技術(shù)上,國內(nèi)外的發(fā)展現(xiàn)狀。然后介紹了DDS與PLL的概念、結(jié)構(gòu)、工作原理等,分析了相位噪聲和雜散的主要來源。接著依據(jù)課題指標(biāo)要求,確定設(shè)計(jì)方案和幾個(gè)核心芯片,分析方案可行性,并詳細(xì)講述了倍頻鏈電路,DDS電路及鎖相環(huán)電路的設(shè)計(jì)方法,以及PCB制板的規(guī)則和電磁兼容性設(shè)計(jì)。最后對(duì)頻率合成器的幾個(gè)主要性能指標(biāo)的進(jìn)行了測(cè)試。
  本課題的設(shè)計(jì)難點(diǎn)在于輸出頻帶寬,相位噪聲和雜散指標(biāo)要求高,并且對(duì)系統(tǒng)的工作溫度和尺寸大小也有一定要求

3、。采用以下幾種方法解決這些難點(diǎn):1、采用DDS激勵(lì)PLL的電路組合結(jié)構(gòu),降低雜散。2、采用封裝好的二極管對(duì)實(shí)現(xiàn)五倍頻,簡化電路,縮小整體電路的面積。3、DDS芯片采用高性能的AD9912,有利于提高信號(hào)的頻譜純度。4、采用單片機(jī)雙控DDS和PLL的形式,可有效的增加輸出頻率的帶寬。
  最終的測(cè)試結(jié)果顯示,在2300MHz~2960MHz的頻率范圍內(nèi),頻率步進(jìn)為1MHz,相位噪聲優(yōu)于-95dBc/Hz@1KHz,-102dBc/H

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論