基于FPGA的單比特神經網絡實現(xiàn)技術研究.pdf

1、近年來,隨著集成電路技術的快速發(fā)展,人工神經網絡實現(xiàn)技術重新吸引了人們注意力,然而基于傳統(tǒng)多比特數字信號處理單元構建的神經網絡由于互連線過多,系統(tǒng)結構仍然過于復雜,成為人工神經網絡實現(xiàn)技術的瓶頸。而基于ΣΔ調制器的單比特信號處理方法由于其單比特特性,電路實現(xiàn)時連接方便,結構簡單,在人工神經網絡實現(xiàn)技術中具有顯著的優(yōu)勢。 本文首先介紹了ΣΔ調制器產生單比特數據流的原理,研究了數字ΣΔ調制器的實現(xiàn),并對其進行了仔細詳盡的分析。接著本

2、文對單比特運算單元進行了研究。單比特運算有著與多比特截然不同的特點,本文總結和設計了基于ΣΔ調制器的兩種單比特加法器和三種單比特的乘法器的具體結構,同時也設計和總結了兩種非線性運算單元,通過仿真研究了每一種運算單元效果,并對它們作了比較。然后,本文設計了一種基于數字ΣΔ調制器以及單比特運算單元的神經元,通過計算機模擬進行了仿真。結果表明,利用單比特運算單元來設計單比特神經元組成單比特神經網絡是一種可行并且有效的方式。最后本文研究了這些單