基于FPGA的神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)的研究與設(shè)計(jì).pdf

1、人工神經(jīng)網(wǎng)絡(luò)（ANNs）是一個(gè)由大量相互連接的神經(jīng)元組成的并行計(jì)算系統(tǒng)。如今，人工神經(jīng)網(wǎng)絡(luò)已經(jīng)在信號(hào)處理、醫(yī)療、控制系統(tǒng)、商業(yè)、模式識(shí)別、語音識(shí)別等多個(gè)領(lǐng)域得到了廣泛的應(yīng)用。通常神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)都是采用基于軟件的方法，但是在很多情況下必須要求神經(jīng)網(wǎng)絡(luò)能夠進(jìn)行實(shí)時(shí)運(yùn)算，這是軟件實(shí)現(xiàn)方法所不能實(shí)現(xiàn)的，所以必須尋求一種硬件實(shí)現(xiàn)的方法，能夠體現(xiàn)出神經(jīng)網(wǎng)絡(luò)固有的并行處理特性，提高處理的速度?；贔PGA的神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)方法不僅能夠提高處理速度，而

2、且還能夠節(jié)省硬件資源。
　　首先介紹了人工神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)的方法和意義，以及典型的BP神經(jīng)網(wǎng)絡(luò)算法和RBF神經(jīng)網(wǎng)絡(luò)算法。對(duì)神經(jīng)網(wǎng)絡(luò)的學(xué)習(xí)模式，拓?fù)浣Y(jié)構(gòu)以及激勵(lì)函數(shù)進(jìn)行了討論。神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)最重要的問題之一就是激勵(lì)函數(shù)的硬件實(shí)現(xiàn)，選定Sigmoid函數(shù)作為BP神經(jīng)網(wǎng)絡(luò)的激勵(lì)函數(shù)，Gauss函數(shù)作為RBF神經(jīng)網(wǎng)絡(luò)的激勵(lì)函數(shù)。利用查找表和分段非線性函數(shù)逼近相結(jié)合的方法在FPGA上實(shí)現(xiàn)了Sigmoid函數(shù)，同樣利用Xilinx的CORD

3、IC算法IP核在FPGA上實(shí)現(xiàn)了Gauss函數(shù)，都做了仿真和誤差分析，滿足神經(jīng)網(wǎng)絡(luò)對(duì)精度的要求。其次，重點(diǎn)介紹了基于FPGA的BP神經(jīng)網(wǎng)絡(luò)和RBF神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì)方法，對(duì)各個(gè)模塊都進(jìn)行了詳細(xì)的設(shè)計(jì)。最后，通過Verilog HDL硬件描述語言描述，利用ModelSim6.1仿真軟件和Xilinx公司的ISE10.1平臺(tái)對(duì)設(shè)計(jì)的BP網(wǎng)絡(luò)、RBF網(wǎng)絡(luò)進(jìn)行了仿真驗(yàn)證以及邏輯綜合。并且進(jìn)行了誤差分析和性能評(píng)估，誤差在10-2~10-3數(shù)量級(jí)，可以