基于FPGA的神經(jīng)網(wǎng)絡(luò)的研究與實現(xiàn)-K均值聚類算法的硬件加速.pdf

1、近年來，神經(jīng)網(wǎng)絡(luò)的應(yīng)用越來越廣泛，同時人們對其研究也隨之更加深入，RBF神經(jīng)網(wǎng)絡(luò)是其中一種比較典型的神經(jīng)網(wǎng)絡(luò)，其結(jié)構(gòu)簡單、訓(xùn)練簡潔而且學(xué)習(xí)收斂速度快，在時間序列分析，模式識別，非線性控制和圖像處理等方面有著廣泛應(yīng)用。聚類算法中具有代表性的學(xué)習(xí)算法-K均值聚類算法是研究RBF神經(jīng)網(wǎng)絡(luò)的經(jīng)典學(xué)習(xí)算法，通過軟件對該算法的改進已經(jīng)達到一定深度，所以本文另辟蹊徑在軟件研究的基礎(chǔ)之上通過硬件對該算法進行加速。
　　 FPGA(Field P

2、rogrammable Gate Array)是一種可編程的數(shù)字集成電路IC(IntegratedCircuit)，憑借其自身的優(yōu)勢目前在國內(nèi)外研究相當(dāng)廣泛，其結(jié)構(gòu)非常靈活，這個特性使得它適合于流水線結(jié)構(gòu)應(yīng)用和大寄存器量的應(yīng)用，F(xiàn)PGA可以用來實現(xiàn)任何硬件設(shè)計，F(xiàn)PGA還能用來實現(xiàn)“處理器加軟件”的應(yīng)用，特別是那些需要快速處理輸入數(shù)據(jù)流的應(yīng)用中，所以對該算法的研究首先考慮利用FPGA對該算法進行硬件加速，相比于硬件加速來說軟件受到處理過

3、程復(fù)雜以及軟件耗時的局限，使得對算法本身的改進還有很大的空間。
　　 本文從分析算法本身特點著手.從兩個方面論證了利用FPGA對該算法進行硬件加速的可行性，首先算法必須具備需要快速處理輸入的大量數(shù)據(jù)流，其次算法本身具有一定的并行性，K均值聚類算法本身的特性非常符合以上特點，其中對于并行性方面，軟件對算法的數(shù)據(jù)只能逐個依次循環(huán)處理，直至處理結(jié)束，而在硬件處理過程中可以同時處理一個以上的數(shù)據(jù)，即硬件可以實現(xiàn)算法的并行處理，當(dāng)然這需要

4、消耗一定的硬件資源，在對資源與速度的綜合分析后可得到最優(yōu)值，在這種前提下可以使得K均值聚類算法在很大程度上提高速度，并提升處理效率，在算法本身的速度得到相當(dāng)?shù)奶岣咄瑫r，其必然對輔助研究RBF神經(jīng)網(wǎng)絡(luò)、圖像處理等聚類算法起著至關(guān)重要的領(lǐng)域有相當(dāng)?shù)膸椭１疚牡谒恼略敿毥榻B了硬件加速K均值聚類算法的細節(jié)，設(shè)計采用自上而下的設(shè)計方法，在模塊的設(shè)計中應(yīng)用了經(jīng)典的有限狀態(tài)機的原理，文章對總的大模塊以及重要的小模塊分別進行了仿真測試與邏輯綜合，整個設(shè)